cpld數(shù)字電壓表設(shè)計

《cpld數(shù)字電壓表設(shè)計》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、目錄第1章引言……………………………………………………………第2章CPLD的概述……………………………………………………2.1可編程邏輯器件的發(fā)展歷程…………………………………2.2FPGA/CPLD技術(shù)………………………………………………2.3MAX+PLUSII介紹………………………………………………第3章數(shù)字電壓表的設(shè)計與實(shí)現(xiàn)……………………………………3.1數(shù)字電壓表的簡單介紹………………………………………3.2各部分元件的設(shè)計……………………………………………3.2.1模/數(shù)（A/D）轉(zhuǎn)換器………………………………………3.2.2二—十進(jìn)制轉(zhuǎn)換器…………………………………………3.2

2、.3十進(jìn)制—BCD碼轉(zhuǎn)化器……………………………………3.2.4BCD碼多路數(shù)據(jù)選擇器……………………………………3.2.5BCD譯碼顯示器……………………………………………第4章控制器與控制電路的設(shè)計……………………………………4.1控制器的設(shè)計…………………………………………………4.2控制電路的設(shè)計………………………………………………4.2.1錯誤顯示與復(fù)位清零顯示的控制電路……………………4.2.2控制BCD多路數(shù)據(jù)選擇器地址的控制電路………………4.2.33位有效數(shù)字在譯碼顯示電路順序顯示的控制電路……第5章總結(jié)……………………………………………………………第6章結(jié)束語…………………

3、………………………………………附錄………………………………………………………………………第1章引言隨著電子技術(shù)的發(fā)展，當(dāng)前數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展，推動該潮流迅猛發(fā)展的引擎就是日趨進(jìn)步和完善的ASIC設(shè)計技術(shù)。目前數(shù)字系統(tǒng)的設(shè)計可以直接面向用戶要求，根據(jù)系統(tǒng)的行為和功能要求自上而下逐層完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗(yàn)證，直到生成器件。上述設(shè)計過程除了系統(tǒng)行為和功能描述以外，其余所有的設(shè)計過程幾乎都可以用計算機(jī)自動的完成，也就是說作到了電子設(shè)計自動化（EDA）。電子設(shè)計自動化（EDA）的關(guān)鍵技術(shù)之一是要求用形式化方法來描述數(shù)字系統(tǒng)的硬件電路，即要用所謂硬件

4、描述語言來描述硬件電路。所以硬件描述語言及相關(guān)的仿真、綜合等技術(shù)的研究是當(dāng)今電子設(shè)計自動化領(lǐng)域的一個重要課題。硬件描述語言得發(fā)展至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗(yàn)證和設(shè)計綜合等方面。廣大用戶所期盼的是一種面向設(shè)計的多層次、多領(lǐng)域且得到一致認(rèn)同的標(biāo)準(zhǔn)的硬件描述語言。80年代后期由美國國防部開發(fā)的VHDL語言恰好滿足了這樣的要求，并在1987年12月由IEEE標(biāo)準(zhǔn)化（定為IEEEstd1076—1987標(biāo)準(zhǔn)，1993年進(jìn)一步修訂，被定為ANSI/IEEEstd1076—1993標(biāo)準(zhǔn)）。它的出現(xiàn)為電子設(shè)計自動化（EDA）的普及和推廣奠定了堅實(shí)的基礎(chǔ)。由于，計算機(jī)技術(shù)和自身功能的不斷

5、發(fā)展括充，使其能夠在行為級、系統(tǒng)級、寄存器和門級上描述邏輯電路。于是人們反過來進(jìn)行電路設(shè)計（描述），然后通過一定的編譯算法將其轉(zhuǎn)化成具有相應(yīng)功能的邏輯電路，也就是說，電路設(shè)計人員可以用硬件描述語言VHDL來設(shè)計數(shù)字系統(tǒng)的硬件部分。使用VHDL語言來設(shè)計數(shù)字系統(tǒng)是電子設(shè)計技術(shù)的大勢所趨。CPLD是一種復(fù)雜的用戶可編程邏輯器件，它以其編程方便、集成度高速度快、價格底等特點(diǎn)越來越受到廣大電子設(shè)計人員的青睞。此外，該公司還開發(fā)了MAXPIUSII軟件，VHDL語言就是在這個軟件環(huán)境應(yīng)用。正是由于VHDL已廣泛應(yīng)用到各個領(lǐng)域，應(yīng)用VHDL語言來編程實(shí)現(xiàn)數(shù)字電壓表的設(shè)計，通過課題的設(shè)計來進(jìn)一步掌握及應(yīng)用V

6、HDL語言編程。第2章CPLD概述2.1可編程邏輯器件的發(fā)展歷程當(dāng)今社會是數(shù)字的社會，是數(shù)字集成電路廣泛應(yīng)用的社會。信息高速公路、媒體電腦、移動電話系統(tǒng)、數(shù)字電視，各種自動化設(shè)備以及我們?nèi)粘５囊恍┬≈谱鞫家玫綌?shù)字集成電路，它由早期的電子管、晶體管、小規(guī)模集成電路（幾十—幾百門）、中規(guī)模集成電路（MSIC，幾百—幾千門）、大規(guī)模集成電路（LSIC，幾千—幾萬門）發(fā)展到超大規(guī)模集成電路（VLSIC，幾萬門以上）以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計與制作集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。因而出現(xiàn)了現(xiàn)場可編程邏輯器件（FPLD），其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可

7、編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。早期的可編程邏輯器件只有可編程只讀存儲器（PROM），紫外線可擦除只讀存儲器（EPROM）和點(diǎn)可擦除只讀存儲器（EEPROM）三種。它們的共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。2.2FPGA/CPLD技術(shù)FPGA(FieldProgrammableGatesArray,現(xiàn)場可編程門陣列)與