資源描述：
《CPLD數(shù)字時鐘設(shè)計.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、湖北輕工職業(yè)技術(shù)學(xué)院學(xué)號0803021116分數(shù)電子設(shè)計自動化課程設(shè)計報告[基于CPLD的數(shù)字時鐘設(shè)計]系部：信息工程系班級：08電信（1）班姓名：指導(dǎo)教師：湖北輕工職業(yè)技術(shù)學(xué)院完成日期：2010年6月18日15湖北輕工職業(yè)技術(shù)學(xué)院目錄引言3一VHDL的概述3二設(shè)計方案與分析4第一章模塊設(shè)計5一設(shè)計要求及目的51.1要求51.2目的5二程序設(shè)計及模塊說明與仿真52.1二十四進制52.2六十進制72.3掃描電路102.4整點報時12第二章總體設(shè)計效果13一電路仿真1314二、實驗結(jié)果14總結(jié)15一心得體會1515湖北輕工職業(yè)技術(shù)學(xué)院引言一VHDL的概述硬件描述語言
2、（hardwaredescriptionlanguage，HDL）是電子系統(tǒng)硬件行為描述、結(jié)構(gòu)描述、數(shù)據(jù)流描述的語言。目前，利用硬件描述語言可以進行數(shù)字電子系統(tǒng)的設(shè)計。隨著研究的深入，利用硬件描述語言進行模擬電子系統(tǒng)設(shè)計或混合電子系統(tǒng)設(shè)計也正在探索中。國外硬件描述語言種類很多，有的從Pascal發(fā)展而來，也有一些從C語言發(fā)展而來。有些HDL成為IEEE標準，但大部分是企業(yè)標準。VHDL來源于美國軍方，其他的硬件描述語言則多來源于民間公司?？芍^百家爭鳴，百花齊放。這些不同的語言傳播到國內(nèi)，同樣也引起了不同的影響。在我國比較有影響的有兩種硬件描述語言：VHDL語言和
3、VerilogHDL語言。這兩種語言已成為IEEE標準語言。電子設(shè)計自動化（electronicdesignautomation，EDA）技術(shù)的理論基礎(chǔ)、設(shè)計工具、設(shè)計器件應(yīng)是這樣的關(guān)系：設(shè)計師用硬件描述語言HDL描繪出硬件的結(jié)構(gòu)或硬件的行為，再用設(shè)計工具將這些描述綜合映射成與半導(dǎo)體工藝有關(guān)的硬件配置文件，半導(dǎo)體器件FPGA則是這些硬件配置文件的載體。當這些FPGA器件加載、配置上不同的文件時，這個器件便具有了相應(yīng)的功能。在這一系列的設(shè)計、綜合、仿真、驗證、配置的過程中，現(xiàn)代電子設(shè)計理論和現(xiàn)代電子設(shè)計方法貫穿于其中。以HDL語言表達設(shè)計意圖，以FPGA作為硬件實
4、現(xiàn)載體，以計算機為設(shè)計開發(fā)工具，以EDA軟件為開發(fā)環(huán)境的現(xiàn)代電子設(shè)計方法日趨成熟。在這里，筆者認為，要振興我國電子產(chǎn)業(yè)，需要各相關(guān)專業(yè)的人士共同努力。HDL語言的語法語義學(xué)研究與半導(dǎo)體工藝相關(guān)聯(lián)的編譯映射關(guān)系的研究，深亞微米半導(dǎo)體工藝與EDA設(shè)計工具的仿真、驗證及方法的研究，這需要半導(dǎo)體專家和操作系統(tǒng)專家共同努力，以便能開發(fā)出更加先進的EDA工具軟件。軟件、硬件協(xié)同開發(fā)縮短了電子設(shè)計周期，加速了電子產(chǎn)品更新?lián)Q代的步伐。毫不夸張地說，EDA工程是電子產(chǎn)業(yè)的心臟起搏器，是電子產(chǎn)業(yè)飛速發(fā)展的原動力。本書從應(yīng)用的角度向國內(nèi)廣大讀者介紹VHDL編程技術(shù)，讓大家掌握HDL編
5、程，了解FPGA結(jié)構(gòu)，學(xué)會使用EDA15湖北輕工職業(yè)技術(shù)學(xué)院工具，為集成電路前端設(shè)計打下基礎(chǔ)。二設(shè)計方案與分析在設(shè)計時鐘電路時，分別由時，分，秒，掃描及報時電路組成，顯示時的電路由二十四進制計數(shù)器構(gòu)成，具有置數(shù)功能DIN和撥碼開關(guān)CLR控制端，輸出顯示十位TEN和個位ONE。分和秒顯示電路由六十進制計數(shù)器構(gòu)成，具有置數(shù)功能DIN和撥碼開關(guān)CLR控制端，秒的輸入脈沖CLK為1HZ的信號，輸出顯示十位TEN,個位ONE和進位端CO。掃描電路輸入為時分秒的十位和個位的輸入，具有譯碼功能，輸入的脈沖CLK為1KHZ位掃描信號，輸出顯示譯碼字形SEG7和端口位掃描SCAN
6、。報時電路由功能實現(xiàn)：定義temp500,temp1k信號，用于存放兩種頻率報時的控制信號；定義一個以m0為敏感信號的一個比較進程，在進程一開始的時候先給temp500和temp1k賦予初值0，然后判斷分是否為59分，若是則判斷秒的高位是否是5，若是則如果秒的低位為0、2、6、8則temp500為1；若分不是59則判斷分和秒是否都為0，若都為0則temp1k為1。進程結(jié)束時把temp500,temp1k的值分別賦給sig500,sig1k。分清各個模塊的功能，分別連接各個模塊，設(shè)置輸入和輸出管腳，選擇好編程的元件，對各個輸入和輸出管腳的固定，編譯并檢查錯誤，電路
7、如下圖所示15湖北輕工職業(yè)技術(shù)學(xué)院第一章模塊設(shè)計一設(shè)計要求及目的1.1要求1.1.1在EDA實驗箱的數(shù)碼管上，顯示時鐘的小時、分鐘和秒；1.1.2具有時、分、秒、計數(shù)顯示功能，以24小時循環(huán)計時；1.1.3具有清零，調(diào)節(jié)小時、分鐘功能；1.1.4當時鐘到了整點的時候，蜂鳴器發(fā)出聲音，時間長度自行設(shè)定。1.2目的1.2.1熟練操作MAX+plusII10.2軟件；1.2.2.掌握多位計數(shù)器相連的設(shè)計方法；1.2.3.掌握六十進制，二十四進制計數(shù)器的設(shè)計方法；1.2.4.繼續(xù)鞏固多位共用級掃描顯示數(shù)碼管的驅(qū)動及編碼；1.2.5.掌握揚聲器的驅(qū)動；1.2.6．熟練操作
8、EDA實驗箱。二程序設(shè)計
