資源描述：
《基于cyclone》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、.基于cycloneⅡ的虛擬示波器設(shè)計(jì)摘要以LabWindows/CVI為開發(fā)平臺，利用嵌入NIosⅡ軟核的FPGA構(gòu)成SOPC系統(tǒng)，設(shè)計(jì)了1種雙通道虛擬示波器，詳細(xì)闡述了虛擬示波器的數(shù)據(jù)采集電路的設(shè)計(jì)方法，信息處理部分電路設(shè)計(jì)方法，SOPC系統(tǒng)的構(gòu)建方法，USB通信接口的設(shè)計(jì)方法，完成了虛擬示波器上位機(jī)軟件設(shè)計(jì)，實(shí)際測試結(jié)果表明，該虛擬器可以實(shí)現(xiàn)多種觸發(fā)方式，界面友好，操作簡單。關(guān)鍵字：虛擬示波器SOPC系統(tǒng)CycloneⅡ芯片NiosⅡ處理器0引言虛擬示波器是采用基于計(jì)算機(jī)的虛擬技術(shù)，用以模擬虛擬示波器的面板操作和處理功能，也就是使用個
2、人計(jì)算機(jī)及其接口電路來采集現(xiàn)場或?qū)嶒?yàn)室信號，并通過圖形用戶界面（GUI）來模仿示波器的操作面板，完成信號采集，調(diào)理，分析和顯示輸出等功能。CycloneⅡ系列FPGA是Altera公司的低成本FPGA，具有以下特性：支持NiosⅡ軟核處理器；嵌入式存儲資源支持各種存儲器應(yīng)用；有從低到中等速度的I/O和存儲器接口；使用片內(nèi)鎖相環(huán)管理片內(nèi)和片外系統(tǒng)時序；支持串行總線和網(wǎng)絡(luò)接口及各種通信協(xié)議；采用新的串行配置器件的低成本配置方案；廣泛的IP核支持。CycloneⅡ器件主要由嵌入式存儲器塊，邏輯陣列塊（LAB），鎖相環(huán)（PLL），內(nèi)嵌乘法器模塊和I
3、/O單元（IOE）等模塊組成。嵌入式存儲器包括數(shù)十個M4K存儲器塊。每個M4K存儲器塊具有很強(qiáng)的伸縮性，可以實(shí)現(xiàn)最大4608位的存儲器。聯(lián)合使用多個M4K存儲器塊可以形成更大存儲容量的存儲器。使用這些嵌入式存儲器能夠?qū)崿F(xiàn)雙端口存儲器，單端口存儲器或者FIFO存儲器。LAB是由一系列相鄰的LE構(gòu)成的。每個LAB包含16個LE，LE進(jìn)位鏈和級聯(lián)鏈，LAB控制信號，LAB局部互聯(lián)，LUT鏈和寄存器鏈。CycloneⅡ中設(shè)置了復(fù)雜的全局時鐘網(wǎng)絡(luò)，以減少時鐘信號的傳輸延遲。有2~4個鎖相環(huán)，可以用來調(diào)整時鐘信號的波形，頻率和相位。鎖相環(huán)提供了Cycl
4、oneⅡ中的通用時鐘，并可以對時鐘信號進(jìn)行分頻和倍頻，還可以調(diào)整時鐘信號的占空比。CycloneⅡ器件的內(nèi)嵌乘法器模塊可以實(shí)現(xiàn)一些常用的數(shù)字信號處理功能函數(shù)，如有限長單位脈沖響應(yīng)濾波器（FIR），快速傅里葉變換（FFT）和離散余弦變換（DCT）。CycloneⅡ器件的IOE中有3個觸發(fā)器，分別是輸入觸發(fā)器，輸出觸發(fā)器和輸出使能觸發(fā)器。CycloneⅡ器件最多可支持129個通道的LVDS和RSDS。CycloneⅡ器件內(nèi)的LVDS緩沖器可以支持最高達(dá)640Mbps的數(shù)據(jù)傳輸速率。...進(jìn)行電路設(shè)計(jì)時，必須進(jìn)行器件的選擇。一般要考慮一下幾項(xiàng)因素
5、：器件的資源，最高時鐘頻率，工作電壓，最大I/O引腳數(shù)，以及封裝形式等。表1CycloneⅡ系列器件的邏輯資源1虛擬示波器硬件電路設(shè)計(jì)1.1虛擬示波器數(shù)據(jù)采集通道電路設(shè)計(jì)為減少虛擬示波器對被測電路的影響，要求虛擬示波器采集通道的輸入阻抗在1MΩ以上，因此必須設(shè)計(jì)合適的衰減器和可控增益的放大器，虛擬示波器數(shù)據(jù)采集通道的原理如圖1所示：圖1虛擬示波器數(shù)據(jù)采集通道組成圖1中，虛擬示波器的2個通道完全對稱，且相互獨(dú)立。從探頭進(jìn)來的信號經(jīng)過衰減網(wǎng)絡(luò)，獲得合適的信號強(qiáng)度，進(jìn)行AC/DC切換開關(guān)后，送到可控增益放大器，將不同幅度的信號放大為幅度大致相同的
6、信號，經(jīng)高速A/D轉(zhuǎn)換獲得兩路獨(dú)立的數(shù)字信號，同時觸發(fā)電路完成觸發(fā)功能，使波形能平穩(wěn)地顯示。1.1.1衰減與AC/DC轉(zhuǎn)換電路衰減與AC/DC轉(zhuǎn)換電路，下圖為虛擬示波器的衰減與AC/DC轉(zhuǎn)換電路...圖2衰減與AC/DC轉(zhuǎn)換電路圖2中，R1，R2，R3，C1和R4，C2組成1:10的分壓網(wǎng)絡(luò)，通過CPU控制三極管Q1，Q2和繼電器K1，K2分別控制進(jìn)行1/10的衰減與AC/DC切換控制。1.1.2可控增益放大器虛擬示波器需要設(shè)計(jì)寬范圍可調(diào)節(jié)的增益放大電路器，以實(shí)現(xiàn)10mV~±200V范圍內(nèi)的輸入電壓采樣。本系統(tǒng)采用模擬多路器切換運(yùn)放的反饋電
7、阻，以達(dá)到改變增益的木器，電路圖如圖3所示。...圖3可控增益放大器圖3中，UI內(nèi)部包含兩通道JFFT高輸入阻抗的運(yùn)放，前級為跟隨器，以滿足示波器的高輸入阻抗要求，第二級為可控增益放大器，由模擬多路器和運(yùn)放共同構(gòu)成。1.1.3A/D轉(zhuǎn)換電路虛擬示波器的A/D轉(zhuǎn)換器采用Linear公司的LTC2289，它的采樣頻率可達(dá)80MHz，有2個獨(dú)立通道。1.2虛擬示波器信息處理部分硬件設(shè)計(jì)虛擬示波器信息處理部分主要包括FPGA系統(tǒng)和USB通信部分，其組成方框如圖4所示...圖4數(shù)字部分圖4中，虛擬示波器模擬輸入通道的模擬信號經(jīng)A/D轉(zhuǎn)換后獲得數(shù)字信號
8、，經(jīng)過1個數(shù)據(jù)緩沖器輸入到FPGA，F(xiàn)PGA通過邏輯電路和NiosⅡ管理將數(shù)據(jù)進(jìn)行存儲，上傳等。圖4中SARM用于緩存采樣數(shù)據(jù)；FLASH用于存儲NiosⅡ應(yīng)用程序，并實(shí)現(xiàn)系統(tǒng)上
