基于 nios ii 軟核的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)的設(shè)計

基于 nios ii 軟核的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)的設(shè)計

ID:33547426

大?。?5.56 KB

頁數(shù):4頁

時間:2019-02-27

基于 nios ii 軟核的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)的設(shè)計_第1頁
基于 nios ii 軟核的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)的設(shè)計_第2頁
基于 nios ii 軟核的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)的設(shè)計_第3頁
基于 nios ii 軟核的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)的設(shè)計_第4頁
資源描述:

《基于 nios ii 軟核的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)的設(shè)計》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫

1、基于NiosII軟核的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)的設(shè)計李桂平,徐曉蘇,扶文樹(東南大學儀器科學與工程系,南京210096)摘要:提出了一種基于NiosII軟核的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)的硬件和軟件的實現(xiàn)方案,以移植了NiosII處理器的FPGA芯片EP1C6T144C8取代原有系統(tǒng)MCU+CPLD/FPGA的結(jié)構(gòu)。系統(tǒng)經(jīng)過了軟件和硬件的調(diào)試工作,證明了以此方案構(gòu)建的捷聯(lián)慣導A/D采集板具有精度高、體積小、運行可靠、速度快以及成本低的特點。關(guān)鍵詞:NiosII軟核;SOPC;捷聯(lián)慣導;數(shù)據(jù)采集AcquisitionSystemofSINSBasedonNiosIILiGuiping

2、,XuXiaosu,F(xiàn)uWenshu(DepartmentofInstrumentScienceandEngineering,SoutheastUniversity,Nanjing,210096,China))Abstract:ThispaperproposesadesignforAcquisitionSystemofSINSbasedonsoftcoreofNiosII,WereplaceTheformalconfigurationofMCU+CPLD/FPGAwithasingleFPGAchiptransplantedwithNiosII.Withthedebug

3、gingworkofsoftwareandhardware,It’sprovedthat,inthisway,theA/DboardofSINStakesonthecharacterofhighprecision,smallvolume,quitecredibility,fastrapidityandlowcost..Keywords:NiosII;SOPC;SINS;AcquisitionSystem接固聯(lián)在運載體上,直接測量運載體的角運動引言和線運動。以存儲在計算機里的“數(shù)學平臺”捷聯(lián)慣導系統(tǒng)由于價格低、體積小和可靠代替了平臺慣導系統(tǒng)中的實體機電平臺,而性好等方面的

4、優(yōu)勢,越來越廣泛地應用于軍事“數(shù)學平臺”建立的基礎(chǔ)是對陀螺儀和加速度和民用領(lǐng)域。慣性導航是通過對速度積分得出計的輸出信號的精確采集。位置、姿態(tài),對加速度積分得出速度的過程。捷聯(lián)慣導系統(tǒng)中陀螺和加速度計數(shù)據(jù)采集常用的有V/F轉(zhuǎn)換(或I/F轉(zhuǎn)換)和A/D1、國家自然科學基金項目(60374046);轉(zhuǎn)換,本文采用A/D采集的方法。傳統(tǒng)的數(shù)據(jù)2、國家自然科學基金項目(50575042).采集系統(tǒng)有著經(jīng)典的結(jié)構(gòu)——MCU(或DSP)+李桂平,男,1981年生,東南大學儀器與工程系碩士,CPLD/FPGA的方案,近幾年來,隨著FPGA性主要研究方向為慣性儀表設(shè)計技術(shù),嵌入式技術(shù),

5、SOPC技術(shù)能的提升與成本的降低,嵌入式系統(tǒng)的設(shè)計等。導師,徐曉蘇,主要從事捷聯(lián)慣導技術(shù)的研究漸漸進入了更廣范的領(lǐng)域,在單一芯片上采用更合理的設(shè)計工藝、集成更多的邏輯功能,2MAX195與FPGA的接口已經(jīng)成為技術(shù)發(fā)展趨勢,NiosII處理器是Altera公司推出的一個32位精簡指令集處理每片MAX195是通過CLK、CONV、DOUT以器軟核,在軟件SOPCBuilder中加載NiosII及EOC共4根引腳與FPGA芯片EP1C6的I/O引核和相應的外圍接口以及定義相應的自定義腳連接的,由于MAX195為5V器件,而EP1C6指令,然后對設(shè)計進行綜合后下載到FPGA中

6、,為I/O引腳為3.3V,考慮到CLK、CONV為輸入,就可方便地設(shè)計一個具有特定功能的嵌入式Vi高電平最低要求為2.4V,顯然EP1C6為I/O處理器。引腳電平可以滿足要求,而DOUT以及EOC為本文介紹的捷聯(lián)慣導數(shù)據(jù)采集系統(tǒng)以輸出,輸出電壓在4.5V到5V之間,EP1C6雖Altera公司的Cyclone系列FPGA芯片EP1C6然不可以直接這樣的電平相連但其I/O引腳為核心,移植NiosII嵌入式CPU軟核,采用特殊的結(jié)構(gòu)使得僅需在其I/O引腳加一電阻16位A/D轉(zhuǎn)換器MAX195,對陀螺和加速度計就可以與5V電平相連。根據(jù)MAX195的芯片資總共6路信號進行采集

7、,達到了節(jié)省資源和提料得DOUT與EOC的輸出高電平最高為5V,Io高效率的目的。為1mA,則串聯(lián)的電阻R=(5-3.7)/1mA=1.3K,這樣在R1上就產(chǎn)生了1.3V的壓降,從而實現(xiàn)1系統(tǒng)的總體硬件設(shè)計了與5V器件的兼容。系統(tǒng)的總體框架如圖1所示。加載了NiosII軟核的FPGA芯片EP1C6是整個導數(shù)據(jù)采集系統(tǒng)的核心,整個系統(tǒng)由信息采集模塊、信息處理及串口通信模塊組成。圖2EP1C6與5V器件的接口示意圖3NiosII處理器的設(shè)計圖1系統(tǒng)硬件框圖NiosII是Altera公司提供的基于系統(tǒng)的輸入是三個陀螺儀和三個加速度Harvard

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。