VHDL語言在圖像采集中的應用

《VHDL語言在圖像采集中的應用》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在行業(yè)資料-天天文庫。

1、VHDL語言在圖像采集中的應用?????林暉發(fā)布部門：圖書資料室??發(fā)布時間：2005-1-26??點擊287次???隨著電子技術的發(fā)展，數(shù)字系統(tǒng)的設計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動該潮流迅猛發(fā)展的引擎就是日趨進步和完善的ＡＳＩＣ設計技術，而ＡＳＩＣ芯片制造商都相繼開發(fā)了用于各自目的的ＨＤＬ語言，但是大多都未標準化和通用化。唯一已被公認的是美國國防部開發(fā)的ＶＨＤＬ語言（ＶＨＳＩＣＨａｒｄｗａｒｅＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ），它已成為ＩＥＥＥＳＴＤ－１０７６標準。???ＶＨＤＬ是一種獨立于實現(xiàn)技術的語言，它不受某一特定工藝的束縛，允許設計者在其

2、使用范圍內(nèi)選擇工藝和方法。為了適應未來的數(shù)字硬件技術，ＶＨＤＬ還提供了將新技術引入現(xiàn)有設計的潛力。ＶＨＤＬ語言的最大特點是描述能力極強，覆蓋了邏輯設計的諸多領域和層次，并支持眾多的硬件模型。另外，從近期ＨＤＬ語言發(fā)展的動態(tài)來看，許多公司研制的硬件電路設計工具也都逐漸向ＶＨＤＬ語言靠攏，使得它們的硬件電路設計工具也能支持ＶＨＤＬ語言。具體而言，ＶＨＤＬ較其他的硬件描述語言有如下優(yōu)越之處：１、支持從系統(tǒng)級到門級電路的描述，同時也支持多層次的混合描述；描述形式可以是結構描述，也可以是行為描述，或者二者兼而有之。２、既支持自底向上的設計，也支持自頂向下的設計；既支持模塊化設計，也支持

3、層次化設計；支持大規(guī)模設計的分解和設計重用。３、既支持同步電路，也支持異步電路；既支持同步方式，也支持異步方式。４、支持傳輸延遲，也支持慣性延遲，可以更準確地建立復雜的電路硬件模型。５、數(shù)據(jù)類型豐富，既支持預定義的數(shù)據(jù)類型，又支持自定義的數(shù)據(jù)類型。６、支持過程與函數(shù)的概念，有助于設計者組織描述，對行為功能進一步分類。７、提供了將獨立的工藝集中于一個設計包的方法，便于作為標準的設計文檔保存，也便于設計資源的重用。８、ＶＨＤＬ語言的類屬提供了向設計實體傳送環(huán)境信息的能力。９、ＶＨＤＬ語言的斷言語句可用來描述設計本身的約束信息，支持設計直接在描述中書寫錯誤條件和特殊約束，不僅便于模

4、擬調(diào)試，而且為綜合化簡提供了重要信息。???本文所介紹的是用此語言完成圖像采集及圖像存儲功能，在實際應用中以ＶＨＤＬ語言作為開發(fā)設計語言，滿足技術的通用性和可持續(xù)性。圖中的ＣＭＯＳ圖像傳感芯片采用的是一顆高性能的１．３ｍｅｇａ－ｐｉｘｅｌ的彩色圖像傳感芯片，可用于采集數(shù)字靜態(tài)圖像和視頻動態(tài)圖像。在此系統(tǒng)中該芯片用于采集數(shù)字靜態(tài)圖像１２８０×１０２４ＳＸＧＡ模式，圖像數(shù)據(jù)為８ｂｉｔｓ。圖像存儲單元選用的是高速、低功耗的靜態(tài)存儲芯片ＳＲＡＭ，共四片，總存儲空間為４（片）×５１２ｋ×８ｂｉｔｓ。可編程邏輯器件選用的是Ａｌｔｅｒａ公司的ＥＰＭ３２５６Ａ，它主要完成像素數(shù)據(jù)的采集和

5、圖像存儲單元的寫信號和地址信號的產(chǎn)生。下面就用ＶＨＤＬ語言實現(xiàn)的功能作具體介紹。●圖像采集功能：就是要準確捕捉一幅圖中的每一個像素數(shù)據(jù)，保證不錯幀、不錯行、不落點。???從上面的時序可以看出為準確捕捉每一幅圖像中的每一個像素，必須準確識別每一次像素時鐘、行同步及場同步的電平變化。在ＶＨＤＬ硬件描述語言中可采用進程（ＰＲＯＣＥＳＳ）這種子結構來完成此功能。多條進程語句之間是并發(fā)關系，而進程語句本身則定義了一組在整個模擬期間連續(xù)執(zhí)行的順序語句。通常在ＰＲＯＣＥＳＳ之后帶有一個敏感信號表，表中可以有一個或幾個敏感信號，也稱作敏感量，這些信號無論哪一個發(fā)生變化都將啟動該ＰＲＯＣＥＳＳ

6、語句，一旦啟動，ＰＲＯＣＥＳＳ中的語句將從上到下逐句執(zhí)行一遍。當最后一個語句執(zhí)行完畢以后，就返回到開始的ＰＲＯＣＥＳＳ語句，等待下一次變化的出現(xiàn)。這種特性正好滿足本功能的設計要求，因此，以像素時鐘信號（以下以ＰＣＬＫ代替）作為進程的敏感量。一旦像素時鐘發(fā)生電平高低變化就說明有像素數(shù)據(jù)產(chǎn)生，要進行采集，便進入進程，進程中的語句為順序執(zhí)行語句。在進程中再判斷行同步（以下以ＨＲＥＦ代替）及場同步（以下以ＳＹＮＣ代替）是否有效，若這兩個信號同時有效，則采集像素數(shù)據(jù)。此進程中的判斷功能主要是通過順序描述語言ＩＦ語句完成，此語句不僅可用于選擇器的設計，而且還可以用于比較器、譯碼器等凡是可

7、以進行條件控制的邏輯電路設計?！翊鎯D像功能：此系統(tǒng)實際為３２ｂｉｔｓ數(shù)據(jù)信號系統(tǒng)，即：一次讀寫數(shù)據(jù)操作均為３２ｂｉｔｓ。因此，在設計中首先須將４個像素數(shù)據(jù)拼接為一個有效的３２ｂｉｔｓ可讀寫數(shù)據(jù)。然后為將數(shù)據(jù)寫入存儲單元，必須編程產(chǎn)生片選信號（以下以ＣＥ代替）、地址信號及寫信號（以下以ＷＥ代替）。本系統(tǒng)所選存儲單元ＳＲＡＭ的寫時序示意圖如圖４所示。???為準確生成ＳＲＡＭ的地址信號及寫信號，可設計產(chǎn)生一個狀態(tài)機，它以ＰＣＬＫ為時鐘基準進行計數(shù)產(chǎn)生有效的３２ｂｉｔｓ數(shù)據(jù)信號，其它信號的產(chǎn)生也以此時鐘為準，