資源描述：
《一個(gè)快速瞬態(tài)響應(yīng)無(wú)片外電容LDO設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、工程碩士學(xué)位論文一個(gè)快速瞬態(tài)響應(yīng)無(wú)片外電容LDO設(shè)計(jì)作者姓名王超工程領(lǐng)域集成電路工程校內(nèi)指導(dǎo)教師姚若河教授校外指導(dǎo)教師鄺國(guó)華研究員所在學(xué)院電子與信息學(xué)院論文提交日期2018年4月ADesignofFastTransientResponseCapacitor-lessLowDropoutRegulatorADissertationSubmittedfortheDegreeofMasterCandidate：WangChaoSupervisor：Prof.YaoRuoheResearchFellow：KuangGuohuaSouthChinaU
2、niversityofTechnologyGuangzhou,China分類號(hào)：TN4學(xué)校代號(hào)：10561學(xué)號(hào)：201621010298華南理工大學(xué)碩士學(xué)位論文一種快速瞬態(tài)響應(yīng)無(wú)片外電容LDO設(shè)計(jì)作者姓名：王超指導(dǎo)教師姓名、職稱：姚若河教授；鄺國(guó)華研究員申請(qǐng)學(xué)位級(jí)別：工程碩士工程領(lǐng)域名稱：集成電路工程論文形式：□產(chǎn)品研發(fā)□工程設(shè)計(jì)?應(yīng)用研究□工程/項(xiàng)目管理□調(diào)研報(bào)告研究方向：集成電路設(shè)計(jì)論文提交日期：2018年4月12日論文答辯日期：2018年6月1日學(xué)位授予單位：華南理工大學(xué)學(xué)位授予日期：年月日答辯委員會(huì)成員：主席：劉玉榮委員：姚若河耿魁
3、偉鄧暢光林曉玲摘要隨著各類電子行業(yè)快速發(fā)展，電源管理芯片得到巨大的應(yīng)用需求，低壓差線性穩(wěn)壓器（LowDropoutRegulator,LDO）因結(jié)構(gòu)簡(jiǎn)單、精度高、響應(yīng)快速等優(yōu)點(diǎn)，成為了應(yīng)用較為廣泛的一類。傳統(tǒng)LDO在芯片外接一個(gè)大電容來(lái)提升穩(wěn)定性和瞬態(tài)響應(yīng)能力，而伴隨SoC系統(tǒng)芯片的發(fā)展，單個(gè)芯片中多個(gè)LDO同時(shí)供給電源，需要去掉傳統(tǒng)LDO的外接電容來(lái)減小芯片面積和PCB板面積，提高集成度。因此，無(wú)片外電容LDO成為了研究的熱點(diǎn)。本文對(duì)LDO的穩(wěn)定性進(jìn)行了分析，傳統(tǒng)LDO去掉接于輸出端的片外電容，系統(tǒng)環(huán)路的零極點(diǎn)位置會(huì)發(fā)生改變，不能夠保證負(fù)
4、載變化時(shí)在相應(yīng)狀態(tài)下的穩(wěn)定。針對(duì)穩(wěn)定性問(wèn)題，通過(guò)在傳統(tǒng)結(jié)構(gòu)的誤差放大器和功率管之間添加輸出阻抗非常低的緩沖器，將功率管柵極極點(diǎn)的位置控制在高頻范圍，忽略該極點(diǎn)對(duì)環(huán)路穩(wěn)定性的影響，并采用補(bǔ)償電容進(jìn)行頻率補(bǔ)償，保證了足夠的相位裕度，實(shí)現(xiàn)了LDO在負(fù)載工作范圍內(nèi)所有狀態(tài)下的穩(wěn)定。此外，傳統(tǒng)LDO去掉外接電容，輸出端的負(fù)載電容較小，在負(fù)載瞬態(tài)變化時(shí)，負(fù)載電容上的電荷充放電提供的電流不能夠進(jìn)行足夠的補(bǔ)償，輸出電壓的過(guò)沖和下沖較大，瞬態(tài)性能較差。針對(duì)瞬態(tài)響應(yīng)問(wèn)題，本文提出了一種瞬態(tài)提升電路。負(fù)載的瞬態(tài)變化導(dǎo)致LDO輸出的瞬態(tài)改變，經(jīng)過(guò)反饋會(huì)引起誤差放大
5、器輸出端電壓的改變，電路通過(guò)檢測(cè)誤差放大器輸出端電壓的改變，增加對(duì)功率管柵極電容的充放電電流，使功率管的狀態(tài)能夠迅速匹配負(fù)載，功率管的輸出電流對(duì)負(fù)載進(jìn)行補(bǔ)償，系統(tǒng)輸出能夠快速穩(wěn)定，提升了LDO瞬態(tài)響應(yīng)的能力。本文電路基于TSMC0.18μm標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)實(shí)現(xiàn)，穩(wěn)定性仿真顯示在寬負(fù)載范圍內(nèi)環(huán)路相位裕度大于60°；輸入電壓范圍為2V~3.6V，輸出電壓為1.8V，實(shí)際最小壓差為120mV；負(fù)載于1μs內(nèi)在0和100mA之間變化時(shí)，輸出過(guò)沖和下沖小于41mV。針對(duì)主體電路本文進(jìn)行了版圖設(shè)計(jì)，并對(duì)主要性能作后仿，仿真結(jié)果顯示負(fù)載于1μs內(nèi)在0
6、和100mA之間變化時(shí)，輸出過(guò)沖和下沖小于56mV。關(guān)鍵詞：無(wú)片外電容LDO；低壓差線性穩(wěn)壓器；瞬態(tài)提升電路；快速瞬態(tài)響應(yīng)本文研究工作得到廣東省科技計(jì)劃項(xiàng)目（2015B090909001）的資助。IAbstractWiththerapiddevelopmentofvarioustypesofelectronicindustries,therehavebeengreatapplicationrequirementsforpowermanagementchips.Lowdropoutregulators(LDOs)havebecomewidel
7、yusedbecauseoftheiradvantagessuchassimplestructure,highprecision,andfastresponse.ForaconventionalLDO,alargecapacitorisaddedtotheoutsideofthechiptoenhanceitsstabilityandtransientresponsecapability.WiththedevelopmentofSoCsystemchips,multipleLDOsareusedtosupplyvoltagesatthesa
8、metimeinonechip,itisnecessarytoremovetheexternalcapacitorsofconventionalLDOstoreducechipa
