資源描述：
《基于fpga信號(hào)發(fā)生器設(shè)計(jì)論文》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、【精品文檔】世界上，成功的有兩種人，一種人是傻子，一種人是瘋子。傻子是會(huì)吃虧的人，瘋子是會(huì)行動(dòng)的人！摘要信號(hào)發(fā)生器是數(shù)字設(shè)備運(yùn)行工作中必不可少的一部分，沒(méi)有良好的信號(hào)源，最終就會(huì)導(dǎo)致系統(tǒng)不能夠正常工作，更不必談什么實(shí)現(xiàn)其它功能了。本次論文主要研究了基于FPGA的函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)思路與軟硬件實(shí)現(xiàn)。首先介紹了本次設(shè)計(jì)任務(wù)的總體設(shè)計(jì)方案，以及該方案中涉及的知識(shí)點(diǎn)，所使用的軟件及硬件基本知識(shí)。在此基礎(chǔ)上進(jìn)行了硬件電路的設(shè)計(jì)，主要采用DDS（直接數(shù)字頻率合成）方案，采用了Altera公司的低成本cycloneII系列FPGA的
2、EP2C5QC8作為核心芯片，構(gòu)建了外圍的0832DA轉(zhuǎn)換電路，以及1MHZ低通濾波電路。再次介紹系統(tǒng)軟件的設(shè)計(jì)過(guò)程，給出了FPGA自底向上的設(shè)計(jì)思路，以及各個(gè)底層模塊的設(shè)計(jì)原理與思路分析，最后介紹了相關(guān)軟件的應(yīng)用知識(shí)。最后一段介紹了論文的相關(guān)結(jié)論，進(jìn)行仿真調(diào)試的過(guò)程。實(shí)現(xiàn)了設(shè)計(jì)任務(wù)的頻率從100HZ到1MHZ可調(diào)，幅度從0.1V到5V可調(diào)的功能。系統(tǒng)的設(shè)計(jì)方案和設(shè)計(jì)過(guò)程具有參考和學(xué)習(xí)價(jià)值。關(guān)鍵詞：信號(hào)發(fā)生器FPGAModelsimVerilog語(yǔ)言【精品文檔】世界上，成功的有兩種人，一種人是傻子，一種人是瘋子。傻子是會(huì)
3、吃虧的人，瘋子是會(huì)行動(dòng)的人！AbstractThesignalgeneratorisanessentialpartoftheworkofdigitalequipmentoperation,withoutagoodsource,andultimatelywillcausethesystemtoworkproperly,nottotalkabouttheachievementofotherfeatures.ThisthesisstudiedthesoftwareandhardwaredesignoftheFPGA-based
4、SignalGenerator.Firstintroducedtheoveralldesignofthedesigntask,andknowledgeinvolvedintheprogram,usebasicsoftwareandhardwareknowledge.Onthisbasis,thehardwarecircuitdesign,usingDDS(DirectDigitalFrequencySynthesizer)program,usingAltera'slow-costcycloneIIFPGAseriesEP
5、2C5QC8corechiptobuildaperipheral0832DAconversioncircuit,and1MHZlowpassfiltercircuit.Re-introducethesystemsoftwaredesignprocess,givenFPGAdesignideasfromthebottomup,aswellasthedesignprinciplesandideasofthebottommodule,andfinallyintroducedasoftwareapplicationknowled
6、ge.Thelastparagraphoftheconclusionsofthepaper,simulationdebuggingprocess.Designtaskfrequencyisadjustablefrom100HZto1MHZfunctionoftheadjustablerangefrom0.1Vto5V.Systemdesignanddesignprocesshasareferenceandlearningvalue.Keywords:Signalgenerator，F(xiàn)PGA，Modlesim，Verilo
7、gHDL【精品文檔】世界上，成功的有兩種人，一種人是傻子，一種人是瘋子。傻子是會(huì)吃虧的人，瘋子是會(huì)行動(dòng)的人！目錄摘要IABSTRACTII目錄III前言11概述31.1FPGA簡(jiǎn)介31.2modelsim簡(jiǎn)介81.3DDS基本原理介紹92設(shè)計(jì)方案122.1總體設(shè)計(jì)思路122.2方案論證132.2.1方案一132.2.2方案二132.2.3方案三142.3方案確定143硬件電路設(shè)計(jì)163.1硬件設(shè)計(jì)注意事項(xiàng)163.2DA電路163.3濾波電路183.4硬件電路實(shí)現(xiàn)204軟件設(shè)計(jì)214.1波形產(chǎn)生模塊214.1.1正弦波21
8、4.1.2矩形波234.1.3三角波244.2頻率控制模塊244.3相位累加模塊254.3選擇波形模塊264.4幅度控制模塊27【精品文檔】世界上，成功的有兩種人，一種人是傻子，一種人是瘋子。傻子是會(huì)吃虧的人，瘋子是會(huì)行動(dòng)的人！5調(diào)試325.1設(shè)計(jì)及仿真調(diào)試使用設(shè)備325.2調(diào)試方法325.2.1硬件調(diào)試325.2.
