基于fpga的dds波形發(fā)生器

《基于fpga的dds波形發(fā)生器》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、基于FPGA的DDS波形發(fā)生器設(shè)計(jì)班級(jí)：08電子信息姓名：焦春煥學(xué)號(hào)：080230159基于FPGA的DDS波形發(fā)生器設(shè)計(jì)【摘要】詳細(xì)闡述了直接數(shù)字頻率合成器的原理與設(shè)計(jì),利用VerilogHDL語(yǔ)言實(shí)現(xiàn)了DDS功能?！靖攀觥繉F(xiàn)場(chǎng)可編程邏輯器件FPGA和DDS技術(shù)相結(jié)合，具體的體現(xiàn)了基于VHDL語(yǔ)言的靈活設(shè)計(jì)和修改方式是對(duì)傳統(tǒng)頻率合成實(shí)現(xiàn)方法的一次重要改進(jìn)。FPGA器件作為系統(tǒng)控制的核心，其靈活的現(xiàn)場(chǎng)可更改性，可再配置能力，對(duì)系統(tǒng)的各種改進(jìn)非常方便，在不更改硬件設(shè)計(jì)部分電路的基礎(chǔ)上還可以進(jìn)一步提高系統(tǒng)的性能。文章給出仿真結(jié)果，經(jīng)過驗(yàn)證本設(shè)計(jì)能夠達(dá)到其預(yù)

2、期性能指標(biāo)?！鞠到y(tǒng)設(shè)計(jì)部分】·1整個(gè)設(shè)計(jì)組織結(jié)構(gòu)DDS基本原理??DDS建立在采樣定理基礎(chǔ)上，首先對(duì)需要產(chǎn)生的波形進(jìn)行采樣，將采樣值數(shù)字化后存入存儲(chǔ)器作為查找表，然后通過查表讀取數(shù)據(jù)，再經(jīng)D／A轉(zhuǎn)換器轉(zhuǎn)換為模擬量，將保存的波形重新合成出來(lái)。DDS基本原理框圖如圖1所示。除了濾波器(LPF)之外，DDS系統(tǒng)都是通過數(shù)字集成電路實(shí)現(xiàn)的，易于集成和小型化。系統(tǒng)的參考時(shí)鐘源通常是一個(gè)具有高穩(wěn)定性的晶體振蕩器，為各組成部分提供同步時(shí)鐘。頻率控制字(FSW)實(shí)際上是相位增量值(二進(jìn)制編碼)作為相位累加器的累加值。相位累加器在每一個(gè)參考時(shí)鐘脈沖輸入時(shí)，累加一次頻率字，

3、其輸出相應(yīng)增加一個(gè)步長(zhǎng)的相位增量。由于相位累加器的輸出連接在波形存儲(chǔ)器(ROM)的地址線上，因此其輸出的改變就相當(dāng)于查表。這樣就可以通過查表把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值(二進(jìn)制編碼)查找出來(lái)。ROM的輸出送到D／A轉(zhuǎn)換器，經(jīng)D／A轉(zhuǎn)換器轉(zhuǎn)換成模擬量輸出。系統(tǒng)總體方案設(shè)計(jì)???該設(shè)計(jì)以FPGA開發(fā)平臺(tái)為核心，將各波形的幅值／相位量化數(shù)據(jù)存儲(chǔ)在ROM內(nèi)，按照設(shè)定頻率，以相應(yīng)頻率控制字k為步進(jìn)，對(duì)相位進(jìn)行累加，以累加相位值作為地址碼讀取存放在存儲(chǔ)器內(nèi)的波形數(shù)據(jù)，經(jīng)D／A轉(zhuǎn)換和幅度控制、濾波即可得到所需波形。波形發(fā)生器采取全數(shù)字化結(jié)構(gòu)，用硬件描述語(yǔ)言Veri

4、log設(shè)計(jì)實(shí)現(xiàn)其頻率可調(diào)可顯示。經(jīng)開發(fā)平臺(tái)的D／A轉(zhuǎn)化和外加濾波整形處理波形數(shù)據(jù)，理論上能夠?qū)崿F(xiàn)任意頻率的各種波形。系統(tǒng)總體設(shè)計(jì)方框圖如圖2所示。·2系統(tǒng)功能各個(gè)子單元設(shè)計(jì)實(shí)現(xiàn)（1）波形數(shù)據(jù)產(chǎn)生單元???波形數(shù)據(jù)產(chǎn)生單元是信號(hào)發(fā)生器設(shè)計(jì)的主體。在此，采用DDS原理設(shè)計(jì)的信號(hào)發(fā)生器能完成三種波形(正弦、三角和方波)數(shù)據(jù)的產(chǎn)生，而且根據(jù)控制信號(hào)還可完成選定波形指定頻率的輸出。波形數(shù)據(jù)產(chǎn)生單元按功能實(shí)現(xiàn)上的相互聯(lián)系可劃分為頻率控制字生成模塊、相位累加器模塊和波形數(shù)據(jù)ROM表模塊，如圖3所示。其中，頻率控制字生成模塊可根據(jù)輸入產(chǎn)生指定頻率字，同時(shí)顯示輸入頻率數(shù)字

5、。相位累加器模塊負(fù)責(zé)對(duì)所選波形的相位尋址，以頻率控制字作為步長(zhǎng)反復(fù)進(jìn)行累加運(yùn)算。波形數(shù)據(jù)ROM表模塊存放三種波形的幅值／相位量化值，通過地址選擇相應(yīng)波形的數(shù)據(jù)。系統(tǒng)輸入控制使用4×4鍵盤．鍵盤主要按鍵功能介紹如下：???“0～9”：數(shù)字鍵，設(shè)定信號(hào)頻率；???“確定”：用于對(duì)波形信號(hào)設(shè)置的確認(rèn)，波形信號(hào)的設(shè)置必須“確定”后才有效；“←”：刪除已輸入信號(hào)頻率數(shù)字的最后一位，用于修改設(shè)置的頻率；???“清零”：將頻率數(shù)字快速全部清零；???“↑”：步進(jìn)增大控制；???“↓”：步進(jìn)減小控制。???設(shè)定頻率輸出范圍為1kHz～10MHz，頻率步進(jìn)為50Hz。系統(tǒng)

6、輸出采用8個(gè)LED數(shù)碼管，以掃描方式顯示(單位為Hz)頻率數(shù)字。根據(jù)DDS原理，以步進(jìn)值50Hz作為頻率控制字1，那么最大值10MHz對(duì)應(yīng)的頻率控制字為200000，用18位二進(jìn)制數(shù)值就可以表示(218>200000)。從抽樣值恢復(fù)出原波形數(shù)據(jù)，理論上每個(gè)周期波形數(shù)據(jù)至少抽取2個(gè)點(diǎn)，考慮到實(shí)際應(yīng)用時(shí)受頻率損耗、線間串?dāng)_等因素的限制，該設(shè)計(jì)采用22b的頻率控制字和相位累加器，4Kb的8位波形ROM表，取相位累加器輸出的高12b尋址波形數(shù)據(jù)，三種波形按幅值／相位對(duì)應(yīng)關(guān)系分別存儲(chǔ)782個(gè)數(shù)據(jù)。故各波形數(shù)據(jù)單位周期有800768(782×210)個(gè)相位狀態(tài)，完全

7、滿足任一波形在單位周期內(nèi)取4個(gè)幅值點(diǎn)的要求，可保證即使輸出最大頻率的波形仍能達(dá)到較好的效果。波形選擇功能由兩位開關(guān)組合實(shí)現(xiàn)，共有四種狀態(tài)，其中三組用來(lái)表征不同的波型，另一組留作擴(kuò)展波形用。（2）D／A轉(zhuǎn)換單元???數(shù)／模轉(zhuǎn)換單元是繼波形數(shù)據(jù)產(chǎn)生單元之后，將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求的合成頻率的模擬量形式信號(hào)。DAC輸出信號(hào)實(shí)際上是階梯模擬信號(hào)，需在數(shù)／模轉(zhuǎn)換后利用低通濾波器對(duì)波形進(jìn)行平滑處理。在此，采用ADI公司生產(chǎn)的單片雙8位CMOS乘法數(shù)／模轉(zhuǎn)換器AD7528，線性度達(dá)到1／2，轉(zhuǎn)換時(shí)間達(dá)到納秒級(jí)，可以很準(zhǔn)確地進(jìn)行10MHz信號(hào)的量化運(yùn)算。（3

8、）濾波處理單元???濾波器是一種能通過有用頻率信號(hào)而同時(shí)抑制(或衰減)無(wú)用頻率信