基于fpga的dds函數(shù)波形發(fā)生器設(shè)計(jì)設(shè)計(jì)

《基于fpga的dds函數(shù)波形發(fā)生器設(shè)計(jì)設(shè)計(jì)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、基于FPGA的DDS函數(shù)波形發(fā)生器的設(shè)計(jì)DDSofFunctionWaveformGeneratorBasedOnFPGA2基于FPGA的DDS函數(shù)波形發(fā)生器的設(shè)計(jì)DDSofFunctionWaveformGeneratorBasedOnFPGAVersion8.0版本信息版本日期描述作者1.0DDS需求分析及總體結(jié)構(gòu)圖設(shè)計(jì)規(guī)范2.0波形ROM的定制及仿真3.0多波形數(shù)據(jù)產(chǎn)生模塊的設(shè)計(jì)4.0波形參數(shù)控制器的設(shè)計(jì)5.0總體模塊架構(gòu)及仿真6.0D/A轉(zhuǎn)換電路、濾波電路設(shè)計(jì)與電路組裝調(diào)試7.0設(shè)計(jì)綜合與板級調(diào)試8.0設(shè)計(jì)最

2、終測試及優(yōu)化22基于FPGA的DDS函數(shù)波形發(fā)生器的設(shè)計(jì)___________________________________________________________________________________________共30頁第33頁基于FPGA的DDS函數(shù)波形發(fā)生器的設(shè)計(jì)___________________________________________________________________________________________目錄目錄1摘要2Abstract3第一章緒論4

3、1.1DDS的性能介紹41.2本設(shè)計(jì)的研究意義6第二章DDS理論與實(shí)現(xiàn)工具72.1DDS基本原理72.2　參數(shù)設(shè)定72.3　方案的選擇72.4DDS系統(tǒng)基本結(jié)構(gòu)82.5FPGA、CPLD概述82.6Cyclone系列介紹102.7VerilogHDL語言簡介112.8FPGA設(shè)計(jì)流程12第三章基于FPGA的DDS的詳細(xì)設(shè)計(jì)163.1功能定義及總體設(shè)計(jì)規(guī)范：163.2功能模塊定義：163.3開發(fā)板介紹173.4頂層設(shè)計(jì)描述183.5詳細(xì)設(shè)計(jì)描述19第四章DDS設(shè)計(jì)的驗(yàn)證與實(shí)現(xiàn)244.1DDS設(shè)計(jì)的仿真244.2DDS設(shè)

4、計(jì)的綜合264.3DDS設(shè)計(jì)結(jié)果分析報(bào)告264.4DDS邏輯分析儀（SignalTapII）測試結(jié)果26第五章總結(jié)與展望285.1總結(jié)285.2展望28參考文獻(xiàn)30致謝31共30頁第33頁基于FPGA的DDS函數(shù)波形發(fā)生器的設(shè)計(jì)___________________________________________________________________________________________基于FPGA的DDS函數(shù)波形發(fā)生器的設(shè)計(jì)摘要直接數(shù)字頻率合成（DirectDigitalSynthesizer（

5、DDS））是七十年代初提出的一種新的頻率合成技術(shù)，其數(shù)字結(jié)構(gòu)滿足了現(xiàn)代電子系統(tǒng)的許多要求，因而得到了迅速地發(fā)展?，F(xiàn)場可編程門陣列（FieldProgrammableGataArray（FPGA））的出現(xiàn)，改變了現(xiàn)代電子數(shù)字系統(tǒng)的設(shè)計(jì)方法，提出了一種全新的設(shè)計(jì)模式。本設(shè)計(jì)結(jié)合這兩項(xiàng)技術(shù)，開發(fā)了一種新的函數(shù)波形發(fā)生器。在實(shí)現(xiàn)過程中，本設(shè)計(jì)選用了Altera公司的EP2C70F896C6N芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片，充分利用了該芯片的超大規(guī)模集成性和快速性。本設(shè)計(jì)利用Altera的設(shè)計(jì)工具QuartusII并結(jié)合Veri

6、log-HDL語言，采用硬件設(shè)計(jì)的方法很好地解決了這一問題。本文首先介紹了函數(shù)波形發(fā)生器的研究背景和DDS的理論。然后相近敘述了用EP2C70F896C6N完成DDS模塊的設(shè)計(jì)過程，這是本設(shè)計(jì)的基礎(chǔ)。接著分析了整個設(shè)計(jì)中應(yīng)該處理的問題，根據(jù)設(shè)計(jì)原理就功能上進(jìn)行了劃分，將整個儀器的功能劃分為控制模塊和外圍硬件兩個部分來實(shí)現(xiàn)。然后就這三個部分分別詳細(xì)地進(jìn)行了闡述。最后，通過系列實(shí)驗(yàn)，詳細(xì)地說明了本設(shè)計(jì)的功能、性能、實(shí)現(xiàn)和實(shí)驗(yàn)結(jié)果。并結(jié)合在設(shè)計(jì)中的一些心得體會，提出了本設(shè)計(jì)中的一些不足和改進(jìn)意見。通過實(shí)驗(yàn)說明，本設(shè)計(jì)達(dá)到了

7、預(yù)定的要求，并證明了利用FPGA通過DDS計(jì)數(shù)實(shí)現(xiàn)函數(shù)波形發(fā)生器的方法是可行的。關(guān)鍵詞直接數(shù)字頻率合成；現(xiàn)場可編程門陣列；函數(shù)波形發(fā)生器共30頁第33頁基于FPGA的DDS函數(shù)波形發(fā)生器的設(shè)計(jì)___________________________________________________________________________________________DDSofFunctionWaveformGeneratorBasedOnFPGAAbstractDirectDigitalFrequencySyn

8、thesis(DDS)wasadvancedrapidlyinearly1970sandhasbeendevelopingowingtoitsentirelydigitalstructure.TheappearanceofFieldProgrammableGatesArrayhaschangedthedesignmethodofdigitale