ddr800和ddr3信號完整性分析

ddr800和ddr3信號完整性分析

ID:13596138

大?。?.49 MB

頁數(shù):13頁

時間:2018-07-23

ddr800和ddr3信號完整性分析_第1頁
ddr800和ddr3信號完整性分析_第2頁
ddr800和ddr3信號完整性分析_第3頁
ddr800和ddr3信號完整性分析_第4頁
ddr800和ddr3信號完整性分析_第5頁
資源描述:

《ddr800和ddr3信號完整性分析》由會員上傳分享,免費在線閱讀,更多相關內容在行業(yè)資料-天天文庫。

1、DDR2-800和DDR3在PCB設計中的信號完整性問題???本文主要針對DDR2/DDR3的設計,SI和PI的各種相關因素都做了全面的介紹。對于在4層板里設計800Mbps的DDR2和DDR3是可行的,但是對于DDR3-1600Mbps是具有很大的挑戰(zhàn)性?! £P鍵詞:DDR2-800DDR3PCB信號完整性設計PCB疊層阻抗  1.前言  目前,比較普遍使用中的DDR2的速度已經高達800Mbps,甚至更高的速度,如1066Mbps,而DDR3的速度已經高達1600Mbps。對于如此高的速度,從PCB的設計角度來講,要做到嚴格的時序匹配,以滿足波形

2、的完整性,這里有很多的因素需要考慮,所有的這些因素都是會互相影響的,但是,它們之間還是存在一些個性的,它們可以被分類為PCB疊層、阻抗、互聯(lián)拓撲、時延匹配、串擾、電源完整性和時序,目前,有很多EDA工具可以對它們進行很好的計算和仿真,其中CadenceALLEGROSI-230和Ansoft’sHFSS使用的比較多?! ”?:DDR2和DDR3要求比較  表1顯示了DDR2和DDR3所具有的共有技術要求和專有的技術要求。  2.PCB的疊層(stackup)和阻抗  對于一塊受PCB層數(shù)約束的基板(如4層板)來說,其所有的信號線只能走在TOP和BOT

3、TOM層,中間的兩層,其中一層為GND平面層,而另一層為VDD平面層,Vtt和Vref在VDD平面層布線。而當使用6層來走線時,設計一種專用拓撲結構變得更加容易,同時由于Power層和GND層的間距變小了,從而提高了PI?! 』ヂ?lián)通道的另一參數(shù)阻抗,在DDR2的設計時必須是恒定連續(xù)的,單端走線的阻抗匹配電阻50Ohms必須被用到所有的單端信號上,且做到阻抗匹配,而對于差分信號,100Ohms的終端阻抗匹配電阻必須被用到所有的差分信號終端,比如CLOCK和DQS信號。另外,所有的匹配電阻必須上拉到VTT,且保持50Ohms,ODT的設置也必須保持在50

4、Ohms?! ≡贒DR3的設計時,單端信號的終端匹配電阻在40和60Ohms之間可選擇的被設計到ADDR/CMD/CNTRL信號線上,這已經被證明有很多的優(yōu)點。而且,上拉到VTT的終端匹配電阻根據(jù)SI仿真的結果的走線阻抗,電阻值可能需要做出不同的選擇,通常其電阻值在30-70Ohms之間。而差分信號的阻抗匹配電阻始終在100Ohms?! D1:四層和六層PCB的疊層方式  3.互聯(lián)通路拓撲  對于DDR2和DDR3,其中信號DQ、DM和DQS都是點對點的互聯(lián)方式,所以不需要任何的拓撲結構,然而列外的是,在multi-rankDIMMs(DualInL

5、ineMemoryModules)的設計中并不是這樣的。在點對點的方式時,可以很容易的通過ODT的阻抗設置來做到阻抗匹配,從而實現(xiàn)其波形完整性。而對于ADDR/CMD/CNTRL和一些時鐘信號,它們都是需要多點互聯(lián)的,所以需要選擇一個合適的拓撲結構,圖2列出了一些相關的拓撲結構,其中Fly-By拓撲結構是一種特殊的菊花鏈,它不需要很長的連線,甚至有時不需要短線(Stub)。  對于DDR3,這些所有的拓撲結構都是適用的,然而前提條件是走線要盡可能的短。Fly-By拓撲結構在處理噪聲方面,具有很好的波形完整性,然而在一個4層板上很難實現(xiàn),需要6層板以上

6、,而菊花鏈式拓撲結構在一個4層板上是容易實現(xiàn)的。另外,樹形拓撲結構要求AB的長度和AC的長度非常接近(如圖2)。考慮到波形的完整性,以及盡可能的提高分支的走線長度,同事又要滿足板層的約束要求,在基于4層板的DDR3設計中,最合理的拓撲結構就是帶有最少短線(Stub)的菊花鏈式拓撲結構?! τ贒DR2-800,這所有的拓撲結構都適用,只是有少許的差別。然而,菊花鏈式拓撲結構被證明在SI方面是具有優(yōu)勢的?! τ诔^兩片的SDRAM,通常,是根據(jù)器件的擺放方式不同而選擇相應的拓撲結構。圖3顯示了不同擺放方式而特殊設計的拓撲結構,在這些拓撲結構中,只有A

7、和D是最適合4層板的PCB設計。然而,對于DDR2-800,所列的這些拓撲結構都能滿足其波形的完整性,而在DDR3的設計中,特別是在1600Mbps時,則只有D是滿足設計的?! D2:帶有2片SDRAM的ADDR/CMD/CNTRL拓撲結構  圖3:帶有4片SDRAM的ADDR/CMD/CNTRL拓撲結構  4.時延的匹配  在做到時延的匹配時,往往會在布線時采用trombone方式走線,另外,在布線時難免會有切換板層的時候,此時就會添加一些過孔。不幸的是,但所有這些彎曲的走線和帶過孔的走線,將它們拉直變?yōu)榈乳L度理想走線時,此時它們的時延是不等的,如

8、圖4所示。?  顯然,上面講到的trombone方式在時延方面同直走線的不對等是很好理解的,而帶過孔的走線就

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。