吳紅梅-開題報(bào)告new

《吳紅梅-開題報(bào)告new》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、基于FPGA的等精度頻率計(jì)的設(shè)計(jì)合肥學(xué)院畢業(yè)設(shè)計(jì)（開題報(bào)告）題　目基于FPGA的等精度頻率計(jì)設(shè)計(jì)系　　別電子信息與電氣工程系班級(jí)08電子信息工程（1）班學(xué)號(hào)0805070106姓　名吳紅梅指導(dǎo)老師譚敏完成時(shí)間2012-3-106基于FPGA的等精度頻率計(jì)的設(shè)計(jì)合肥學(xué)院畢業(yè)設(shè)計(jì)（論文）開題報(bào)告學(xué)生：吳紅梅班級(jí)：08電子信息工程（1）班論文題目基于FPGA等精度頻率計(jì)的設(shè)計(jì)導(dǎo)師姓名譚敏可行性方案分析具體方案見附件參考文獻(xiàn)[1]吳愛平，付青青.基于NiosII的等精度頻率計(jì)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，20110年5期84-8588[2]羅磊，賴萬昌，劉良.基于FPGA的等精度

2、頻率計(jì)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010年2期：151-154[3]饒成明，馬希直.基于FPGA的多功能全同步數(shù)字頻率計(jì)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010年2期：151-153[4]AlteraDevicePackageInformationDataSheet.Altera公司[5]潘松.SOPC技術(shù)實(shí)用教程[M].北京：清華大學(xué)出版社，2005年3月[6]潘松.EDA技術(shù)與VHDL[M].北京：清華大學(xué)出版社，2005年7月開題報(bào)告小組及教研室意見開題小組簽名年月日6基于FPGA的等精度頻率計(jì)的設(shè)計(jì)附件：可行性方案分析1.研究背景在電子技術(shù)中，頻率是最基本的參數(shù)之一

3、，并且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系，因此，頻率的測(cè)量就顯得更為重要。測(cè)量頻率的方法有多種,其中電子計(jì)數(shù)器測(cè)量頻率具有精度高、使用方便、測(cè)量迅速，以及便于實(shí)現(xiàn)測(cè)量過程自動(dòng)化等優(yōu)點(diǎn)，是頻率測(cè)量的重要手段之一。在信息技術(shù)高度發(fā)展的今天，電子系統(tǒng)數(shù)字化已成為有目共睹的趨勢(shì)。從傳統(tǒng)的應(yīng)用中小規(guī)模芯片構(gòu)成系統(tǒng)到廣泛地應(yīng)用單片機(jī)，直至今天FPGA/CPLD在系統(tǒng)設(shè)計(jì)中的應(yīng)用，電子技術(shù)已邁入一個(gè)全新的階段。傳統(tǒng)的硬件設(shè)計(jì)采用自下而上（bottom_up）的設(shè)計(jì)方法。這種設(shè)計(jì)方法在系統(tǒng)的設(shè)計(jì)后期進(jìn)行仿真和調(diào)試，一旦考慮不周，系統(tǒng)設(shè)計(jì)存在較大缺陷，就有可能重新設(shè)計(jì)系

4、統(tǒng)，使設(shè)計(jì)周期大大增加。電子設(shè)計(jì)自動(dòng)化EDA（ElectronicDesignAutomation）技術(shù)是現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)，是一種以計(jì)算機(jī)為基本工作平臺(tái),利用計(jì)算機(jī)圖形學(xué)拓?fù)溥壿媽W(xué)、計(jì)算數(shù)學(xué)以致人工智能學(xué)等多種計(jì)算機(jī)應(yīng)用科學(xué)的最新成果而開發(fā)出來的一整套軟件工具。它主要采用并行工程和自頂向下的設(shè)計(jì)方法,從系統(tǒng)設(shè)計(jì)入手,在頂層的功能方框圖一級(jí)進(jìn)行仿真、糾錯(cuò),并用VHDL、VerilogHDL等硬件描述語言對(duì)高層次的系統(tǒng)行為進(jìn)行描述,在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證,最后再用邏輯綜合優(yōu)化工具生成具體的門級(jí)邏輯電路的網(wǎng)表,其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐稟SIC

5、。VHDL即超高速集成電路硬件描述語言,主要用于數(shù)字系統(tǒng)的結(jié)構(gòu)、功能和接口。等精度頻率計(jì)是數(shù)字電路中的典型應(yīng)用，在現(xiàn)代電子領(lǐng)域中是不可缺少的電子測(cè)量?jī)x器。傳統(tǒng)的等精度頻率計(jì)是由中大規(guī)模集成電路構(gòu)成，但這類頻率計(jì)會(huì)產(chǎn)生比較大的延時(shí)，測(cè)量范圍較小，精度不高，可靠性差且電路復(fù)雜。隨著集成電路技術(shù)的發(fā)展，可以將整個(gè)系統(tǒng)集成到一個(gè)塊上，實(shí)現(xiàn)所謂的片上可編程系統(tǒng)（SOPC）。片上系統(tǒng)的實(shí)現(xiàn)將大大減小系統(tǒng)的體積，降低系統(tǒng)的成本，提高系統(tǒng)的處理速度和可靠性。2.方案介紹隨著現(xiàn)場(chǎng)可編程門陣列FPGA的廣泛應(yīng)用，以EDA工具作為開發(fā)手段，運(yùn)用VHDL等硬件描述語言語言，將使整個(gè)系統(tǒng)大大簡(jiǎn)

6、化，提高了系統(tǒng)的整體性能和可靠性。6基于FPGA的等精度頻率計(jì)的設(shè)計(jì)利用EDA軟件編程，下載燒制實(shí)現(xiàn)。將所有器件集成在一塊芯片上，體積大大減小的同時(shí)還提高了穩(wěn)定性，并且可應(yīng)用EDA軟件仿真，調(diào)試，每個(gè)設(shè)計(jì)人員可以充分利用軟件代碼，提高開發(fā)效率，縮短研發(fā)周期，降低研發(fā)成本。易于進(jìn)行功能擴(kuò)展，可以利用頻率計(jì)的核心技術(shù)，改造成其它產(chǎn)品。實(shí)現(xiàn)方法靈活，調(diào)試方便，修改容易。采用FPGA現(xiàn)場(chǎng)可編程門陣列為控制核心，通過硬件描述語言VHDL編程，在QurtusII仿真平臺(tái)上編譯、仿真、調(diào)試，并下載到FPGA芯片上，完成等精度的測(cè)量?，F(xiàn)場(chǎng)可編程門陣列FPGA(FieldProgram

7、mableGateArray)屬于ASIC產(chǎn)品，通過軟件編程對(duì)目標(biāo)器件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，能隨時(shí)對(duì)設(shè)計(jì)進(jìn)行調(diào)整，具有集成度高、結(jié)構(gòu)靈活、開發(fā)周期短、快速可靠性高等特點(diǎn)，數(shù)字設(shè)計(jì)在其中快速發(fā)展。本設(shè)計(jì)利用EDA技術(shù)，基于FPGA設(shè)計(jì)實(shí)現(xiàn)頻率計(jì)，這使設(shè)計(jì)過程大大簡(jiǎn)化，縮短了開發(fā)周期，減小了電路系統(tǒng)的體積，同時(shí)也有利于保證頻率計(jì)較高的精度和較好的可靠性。本設(shè)計(jì)采用的是等精度測(cè)頻，要求測(cè)頻的范圍為1HZ--20MHZ，測(cè)頻精度要求測(cè)量誤差<0.1%。3.等精度測(cè)頻原理等精度測(cè)頻原理框圖如圖1所示，CNT1和CNT2是兩個(gè)可控計(jì)數(shù)器，標(biāo)準(zhǔn)頻率信號(hào)從CNT