利用epld實(shí)現(xiàn)tms320c5402與sdram接口

《利用epld實(shí)現(xiàn)tms320c5402與sdram接口》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、利用EPLD實(shí)現(xiàn)TMS320C5402與SDRAM接口

2、第1摘要：介紹了基于電可擦除可編程邏輯器件（EPLD），用VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)的TMS320C5402與SDRAM的接口電路。關(guān)鍵詞：電可擦除可編程邏輯器件數(shù)字信號(hào)處理器同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器接口電路VHDL在多媒體應(yīng)用中，多媒體信息絕大部分是視頻數(shù)據(jù)和音頻數(shù)據(jù)，而數(shù)字化的視頻數(shù)據(jù)和音頻數(shù)據(jù)的數(shù)據(jù)量是非常龐大的。為了能夠及時(shí)完整地處理前端采集的數(shù)據(jù)，一般系統(tǒng)都采用高速DSP和大容量緩沖存儲(chǔ)器，且緩沖存儲(chǔ)器一般選用同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（SDRAM）。由于DSP不能直接與SDRAM接口，耐用SDRAM控制時(shí)序比較復(fù)雜，因此本文介紹如何利用

3、電可擦除可編程邏輯器件實(shí)現(xiàn)TMS320C5402與SDRAM的接口。500)this.style.ouseg(this)">1SDRAM結(jié)構(gòu)和命令SDRAM是一種具有同步接口聽(tīng)高速動(dòng)態(tài)隨機(jī)存儲(chǔ)器，本文選用的是Samsung公司512K×16Bit×2組的KM416S1120D。SDRAM的同步接口和內(nèi)部流水線結(jié)構(gòu)允許存儲(chǔ)外部高速數(shù)據(jù)，其內(nèi)部結(jié)構(gòu)框圖如圖1所示。SDRAM的所有輸入和輸出都與系統(tǒng)時(shí)鐘CLK上升沿同步，并且由輸入信號(hào)RAS、CAS、控制命令，其基本的控制命令如表1所示。在具體操作SDRAM時(shí)，首先必須通過(guò)MRS命令設(shè)置模式寄存器，以便確定SDRAM的列地址延遲、突發(fā)類型、

4、突發(fā)長(zhǎng)度等工作模式；再通過(guò)ACT命令激活對(duì)應(yīng)地址的組，同時(shí)輸入行地址；然后通過(guò)RD或S320C5402和SDRAM接口設(shè)計(jì)TMS320C5402和SDRAM接口電路方框圖如圖2所示。命令接口主要對(duì)DSP送來(lái)的SDRAM的地址和操作命令進(jìn)行解碼（命令編碼見(jiàn)表1）；刷新控制主要對(duì)SDRAM數(shù)據(jù)刷新進(jìn)行計(jì)時(shí)，確保32ms刷新2048行數(shù)據(jù)；仲裁電路主要對(duì)讀寫(xiě)命令和刷新命令進(jìn)行仲裁，杜組同時(shí)操作，防止數(shù)據(jù)丟失；命令產(chǎn)生器主要用來(lái)產(chǎn)生控制SDRAM的各種時(shí)序，完成SDRAM的讀、寫(xiě)和刷新，同時(shí)控制FIFO的讀、寫(xiě)操作；FIFO是DSP與SDRAM之間的數(shù)據(jù)通道，深度為256，其作用是充分利用S

5、DRAM的突發(fā)讀寫(xiě)功能，提高系統(tǒng)速度，同時(shí)簡(jiǎn)化DSP軟件設(shè)計(jì)。表1SDRAM命令編碼表命令RASCASRS）HLHHHLLLHHLLHHLLHHHLLLHL0000010100111001011101113.1命令接口和刷新控制電路設(shè)計(jì)命令接口電路主要由命令寄存器、命令譯碼器器、SDRAM行列地址鎖存器、模式寄存器組成。其中命令寄存器映射為DSP的I/O空間0001H，SDRAM行和列地址鎖存器分別映射為DSP的I/O空間0002H和0003H，模式寄存器映射為DSP的I/O空間0004H，具體控制命令和I/O地址分配如表2、表3所示。DSP每次進(jìn)行讀、寫(xiě)操作時(shí)，首先向其I/O空間0

6、002H和0003H寫(xiě)入SDRAM行和列地址，然后向I/O空間000H寫(xiě)入控制命令，命令譯碼器根據(jù)命令寄存器中命令，譯碼后向仲裁電路發(fā)出讀寫(xiě)請(qǐng)求。表2DSPI/O空間映射地址分配表I/O地址功能0000H0001H0002H0003H0004HFIFO地址命令寄存器SDRAM行地址寄存器SDRAM列地址寄存器SDRAM模式寄存器表3SDRAM模式寄存器控制位0004H位功能[1:0][2:3][7:4][8][12:9]列延盡設(shè)置位行到列延盡位刷新延遲設(shè)置位控制模式位，0為普通而1為整頁(yè)突發(fā)長(zhǎng)度，有效值為1、2、4、8刷新控制電路主要由1562計(jì)數(shù)器構(gòu)成。由于TMS320C5402時(shí)

7、鐘頻率為100MHz，SDRAM要求在32ms之內(nèi)刷新2048行數(shù)據(jù)，因此該計(jì)數(shù)器計(jì)數(shù)值應(yīng)小于：32ms/2048/0.01μs=1562.5。當(dāng)計(jì)數(shù)器計(jì)滿1562次時(shí)，刷新控制電路向仲裁電路發(fā)出刷新要求。3.2仲裁電路和命令產(chǎn)生器設(shè)計(jì)仲裁電路接收命令接口模塊解碼的命令和刷新控制模塊的刷新請(qǐng)求的優(yōu)先級(jí)較高。當(dāng)來(lái)自DSP的命令和來(lái)自刷新控制模塊的刷新請(qǐng)求命令和來(lái)自刷新控制模塊的刷新請(qǐng)求同時(shí)到達(dá)時(shí)，則首先執(zhí)行刷新操作，然后執(zhí)行來(lái)自DSP的命令。這樣可以防止SDRAM的數(shù)據(jù)選擇失。由此可知，仲裁電路實(shí)質(zhì)上是國(guó)個(gè)優(yōu)先級(jí)選擇器。命令產(chǎn)生器主要產(chǎn)生SDRAM讀、寫(xiě)和刷新的控制時(shí)序（具體時(shí)序可見(jiàn)