資源描述：
《基于CPLD的數(shù)字時鐘設(shè)計【畢業(yè)論文】》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、5畢業(yè)設(shè)計（20__屆）基于CPLD的數(shù)字時鐘設(shè)計摘要5隨著電子技術(shù)的發(fā)展，當(dāng)前數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。電子設(shè)計自動化的關(guān)鍵技術(shù)之一是要求用形式化方法來描述系統(tǒng)的硬件電路，即要用所謂硬件描述語言來描述電路。所以硬件描述語言及相關(guān)的仿真、綜合等技術(shù)的研究是當(dāng)今電子設(shè)計自動化領(lǐng)域的一個重要課題。CPLD具有編程靈活、集成度高、設(shè)計開發(fā)周期短、適用范圍寬、開發(fā)工具先進、設(shè)計制造成本低、對設(shè)計者的硬件經(jīng)驗要求低、標(biāo)準(zhǔn)產(chǎn)品無需測試、保密性強、價格大眾化等特點，可實現(xiàn)較大規(guī)模的電路設(shè)計，因此被廣泛應(yīng)用于產(chǎn)
2、品的原型設(shè)計和產(chǎn)品生產(chǎn)之中。本系統(tǒng)采用Altera公司的CPLD芯片EPM3128A來完成具有計時、日歷、秒表三種功能。編寫VHDL語言程序下載到EPM3128A上。由EPM3128A實現(xiàn)對鍵盤和顯示的控制。系統(tǒng)能顯示年、月、日、時、分、秒，并具有秒表功能。計時結(jié)果通過6個8字型LED顯示。通過4個設(shè)置鍵，可以對計時系統(tǒng)的參數(shù)進行調(diào)整。關(guān)鍵詞：CPLD；EPM3128A；VHDL；QUARTUSII5AbstractWiththedevelopmentofelectronictechnology,thecurrentdesigno
3、fdigitalsystemsismovingfast,largecapacity,smallsize,lightweightanddirection.Electronicdesignautomationisoneofthekeytechnologiesrequiredtouseformalmethodstodescribethehardwarecircuit,whichusetheso-calledhardwaredescriptionlanguagetodescribethecircuit.Sothehardwaredescr
4、iptionlanguageandassociatedsimulation,andintegrationoftechnologyintoday'selectronicdesignautomationisanimportantissue.CPLDhastheprogrammingflexibility,highintegration,designanddevelopmentcycleisshort,andwideapplication,developmenttools,advanceddesignandmanufacturingco
5、stislow,theexperienceofthedesigner'shardwarerequirementslow,standardproductswithouttesting,confidentiality,sopopularprices,Canachievelarge-scalecircuitdesign,soitiswidelyusedinproductdesignandproductionprototypeinto.ThesystemusesAltera'sCPLDchipEPM3128Atocompleteatime
6、,calendar,stopwatchthreefunctions.WriteVHDLlanguageprogramtotheEPM3128Aon.EPM3128Arealizedbythekeyboardanddisplaycontrol.Thesystemcandisplayyear,month,day,hour,minutes,seconds,andhasastopwatchfunction.TimingResults68fontsLEDdisplay.Through4settingsbutton,youcanadjustt
7、hetimingparametersofthesystem.KeyWords:CPLD;EPM3128A;VHDL;QUARTUSII5目錄摘要3ABSTRACT41引言12總體設(shè)計32.1系統(tǒng)設(shè)計要求32.1.1時鐘功能32.1.2秒表功能32.2系統(tǒng)框圖43硬件設(shè)計53.1時鐘電路及DSP片內(nèi)資源53.1.1時鐘電路53.1.2DSP片內(nèi)資源53.1.3雙訪問RAM（DRAM）63.1.4FLASH程序存儲器63.2通用定時器概述63.2.1通用定時器結(jié)構(gòu)73.2.2通用定時器輸入83.2.3通用定時計數(shù)器的工作模式83.3鍵
8、盤和顯示模塊103.3.1LED數(shù)碼顯示管結(jié)構(gòu)113.3.2顯示器工作原理123.3.3數(shù)碼管，鍵盤的連接133.4JTAG仿真接口設(shè)計143.4.1F240仿真接口設(shè)計143.4.23128仿真接口設(shè)計154軟件設(shè)計164.1VHDL語言的發(fā)展及
