資源描述：
《eda技術(shù)實(shí)用教程》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、EDA技術(shù)實(shí)用教程第1章概述1.1EDA技術(shù)及其發(fā)展EDA(ElectronicDesignAutomation)EDA技術(shù)發(fā)展的三個(gè)階段20世紀(jì)70年代MOS工藝CAD概念20世紀(jì)80年代CMOS吋代出現(xiàn)FPGA20世紀(jì)90年代ASIC設(shè)計(jì)技術(shù)EDA技術(shù)EDA技術(shù)在進(jìn)入21世紀(jì)后，得到了更大的發(fā)展：1.電子設(shè)計(jì)成果自主知識(shí)產(chǎn)權(quán)2.仿真和設(shè)計(jì)EDA軟件不斷推出3.電子技術(shù)全方位納入EDA領(lǐng)域傳統(tǒng)設(shè)計(jì)建模理念發(fā)生重大變化4.EDA使得電子領(lǐng)域各學(xué)科的界限史加模糊史加互為包容5.更大規(guī)模的FPGA和CPL
2、D器件的不斷推出6.EDA工具ASIC設(shè)計(jì)涵蓋大規(guī)模電子系統(tǒng)及復(fù)雜IP核模塊7.軟硬件IP核在電子行業(yè)廣泛應(yīng)用IP—IntellectualProperty8.S0C高效低成本設(shè)計(jì)技術(shù)的成熟9.硬件描述語(yǔ)言岀現(xiàn)(如SystemC)設(shè)計(jì)和驗(yàn)證趨干簡(jiǎn)單1.2EDA技術(shù)實(shí)現(xiàn)口標(biāo)目標(biāo)：是完成專(zhuān)用集成電路ASIC的設(shè)計(jì)和實(shí)現(xiàn)FPGA(FieldProgrammableGateArray)CPLD(ComplexProgrammableLogicDevice)2.半定制或全定制ASIC掩模ASIC:門(mén)陣列ASIC
3、標(biāo)準(zhǔn)單元ASIC全定制芯片2.混合ASICCPU、RAM、ROM、硬件加法器、乘法器、鎖相環(huán)1.3硬件描述語(yǔ)言VHDLVHDLVHSIC(VeryHighSpeedIntegratedCircuit)HardwareDescriptionLanguage特點(diǎn)：具&很強(qiáng)的電路描述和建模能力具宥與具體硬件電路無(wú)關(guān)和與設(shè)計(jì)平臺(tái)無(wú)關(guān)的特性具有良好的電路行為描述和系統(tǒng)描述的能力1.4VHDL綜合把抽象的實(shí)體結(jié)合成單個(gè)或統(tǒng)?一的實(shí)體軟件權(quán)序編譯器COMPILERCPU指令/數(shù)據(jù)代碼:010010100010110
4、0C、ASM--程序(a)軟件語(yǔ)言設(shè)計(jì)H標(biāo)流程閣1-2編譯器和綜合功能比較1.5基于VHDL的自頂向下設(shè)計(jì)方法1.設(shè)計(jì)說(shuō)明書(shū)2.建立VHDL行為模型3.VHDL行為仿真4.VHDL-RTL級(jí)建模5.前端功能仿真6.邏輯綜合7.測(cè)試向量生成8.功能仿真9.結(jié)構(gòu)綜合10.門(mén)級(jí)時(shí)序仿真11.硬件測(cè)試12.設(shè)計(jì)完成1.6EDA技術(shù)的優(yōu)勢(shì)可以在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次進(jìn)行計(jì)算機(jī)模擬驗(yàn)證有各類(lèi)庫(kù)的支持某些HDL語(yǔ)言也是文檔型的語(yǔ)言（如VHDL）日益強(qiáng)大的邏輯設(shè)計(jì)仿真測(cè)試技術(shù)設(shè)計(jì)者擁有完全的自主權(quán)，再無(wú)受制于人
5、之虞良好的可移植與可測(cè)試性，為系統(tǒng)開(kāi)發(fā)提供了可靠的保證能將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂H下的設(shè)計(jì)方案中自動(dòng)設(shè)計(jì)能力、不同內(nèi)容的仿真模擬、完整的測(cè)試1.7EDA的發(fā)展趨勢(shì)在一個(gè)芯片上完成的系統(tǒng)級(jí)的集成已成為可能可編程邏輯器件開(kāi)始進(jìn)入傳統(tǒng)的ASIC市場(chǎng)EDA工具和IP核應(yīng)用更為廣泛高性能的EDA工具得到長(zhǎng)足的發(fā)展計(jì)算機(jī)硬件平臺(tái)性能大幅度提高，為復(fù)雜的SoC設(shè)計(jì)提供了物理基礎(chǔ)。習(xí)題1-1EDA技術(shù)與ASIC設(shè)計(jì)和FPGA開(kāi)發(fā)有什么關(guān)系？1-2與軟件描述語(yǔ)言相比，VHDL有什么特點(diǎn)？1-3什么是綜合？有那些類(lèi)型
6、？綜合在電子設(shè)計(jì)自動(dòng)化中的地位是什么？1-4在EDA技術(shù)巾，自頂向下的設(shè)計(jì)方法的重要意義是什么?1-5IP在EDA技術(shù)的應(yīng)用和發(fā)展中的意義是什么？第4章VHDL設(shè)計(jì)初步4.1多路選擇器的VHDL描述4.1.12選1多路選擇器的VHDL描述mux21aaybs【例4-1】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='01ELSEb;ENDARC
7、HITECTUREone;【例4-2】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;【例4-3】ENTITYmux21aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREon
8、eOFmux21aISBEGINPROCESS(a,b,s)BEGINIFs=10'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;HameL2…5.1?u510.24u,15.36n,20.4825.卜30.72u22.089■688usJIFB1BInjWLrwLmwwmnrumnnrmjmwnrwwwLB1■iiiN1Hi]!!：：!HH1i1!：N!yBI■iiLrwLrLnraiMWW
