賽靈思DCM概述和應(yīng)用技巧.doc

《賽靈思DCM概述和應(yīng)用技巧.doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、賽靈思DCM概述和應(yīng)用技巧　　DCM:即DigitalClockManager數(shù)字時(shí)鐘管理，關(guān)于DCM的作用：顧名思義DCM的作用就是管理，掌控時(shí)鐘的專用模塊。能完成分頻，倍頻，去skew，相移等功能。關(guān)于DCM的結(jié)構(gòu)＆組成：　　DCM由四個(gè)獨(dú)立的功能單元組成：　　1、Delay-LockedLoop(DLL)；2、DigitalFrequencySynthesizer(DFS)；　　3、PhaseShift(PS);4、StatusLogic(SL);　　關(guān)于外部反饋＆內(nèi)部反饋的作用以及區(qū)別:　　用反饋的目的類似于鎖相環(huán)的原理，就是為了保證通過DCM調(diào)整后的時(shí)鐘相位與輸入對(duì)齊(即消除由于

2、DCM時(shí)鐘調(diào)整過程中的偏斜(Skew))?！　?nèi)部反饋是為了保證內(nèi)部時(shí)鐘與輸入芯片的IOPAD上的時(shí)鐘相位對(duì)齊，外部反饋是為了保證輸出到外部的時(shí)鐘（比如給SRAM）的相位與輸入芯片的IOPAD上的時(shí)鐘相位對(duì)齊。(內(nèi)部反饋是不用自己連接的)　　FPGA內(nèi)部的IBUFG和BUFG會(huì)給輸入時(shí)鐘帶來延時(shí)，經(jīng)過DCM后可以利用clk0輸出(由于反饋的作用),這時(shí)輸出相位與IPAD上的輸入相位可以保持一致，相當(dāng)于零延時(shí)BUF，在高速設(shè)計(jì)中很有用的。內(nèi)部時(shí)鐘就是FPGA內(nèi)部用的，外部則是根據(jù)設(shè)計(jì)需求需要同時(shí)送到外部的時(shí)鐘。　　反饋的兩者實(shí)現(xiàn)方式：一是CLK0反饋（即CLKIN的同頻做為反饋信號(hào)），另一個(gè)

3、是CLK2X反饋（即CLKIN的2倍頻做為反饋信號(hào)）?！　×硗馊绻麅H僅使用CLKFX＆CLKFX180，可以不使用反饋。詳見圖2和3：關(guān)于DCM中DLL的工作模式問題:　　DCM中的DLL有兩種工作模式:高頻＆低頻模式．低頻模式24MHz~180MHz,高頻模式48MHz~360MHz（不同的器件可能不同）．在高頻模式的時(shí)候，倍頻使出管腳clk2X＆clk2x180禁用，四相移位寄存器的輸出CLK90＆CLK270也被禁用，如果分頻因子不是個(gè)整數(shù)，則輸出時(shí)鐘的占空比不是50％。如果僅僅CLKFX作為輸出的話，則輸入時(shí)鐘可以是1MHz~210MHz,但是輸出最小應(yīng)該大于24MHz.關(guān)于DCM

4、中的復(fù)位問題:　　DCM的復(fù)位RST是高電平有效的(這和我們平時(shí)接觸到的低電平復(fù)位是不同的),而且在仿真時(shí)要求復(fù)位信號(hào)的持續(xù)時(shí)間最少為輸入時(shí)鐘周期的三倍．關(guān)于頻率合成：　　頻率合成的輸出CLKFX＝M/D&TImes;CLKIN（M由CLK_MULTIPLY確定，D由CLK_DIVIDE確定）。兩種設(shè)置方式：一：填寫輸出所要得到的輸出時(shí)鐘CLKFX的值，工具自動(dòng)計(jì)算M＆D的值。二：根據(jù)所需的輸出設(shè)置M＆D的值。關(guān)于相移：　　相移分為三種模式：一：NONE；二：固定相移；三：可變相移；NONE（缺?。簺]有相移輸入＆輸出同相，相當(dāng)于固定相移設(shè)置成0；固定相移：輸出相對(duì)于輸入延遲的相位值是固定

5、的（相移值也是T/256，范圍：-128~128）；可變相移：如果相移使能管腳PSEN的值為高（PSEN每次只能是一個(gè)PSCLK周期），輸出CLK0開始移相，并根據(jù)PSINCDEC的值判斷是增加還是減小，CLK0會(huì)移動(dòng)一個(gè)相位（相對(duì)于CLKIN的相位，移動(dòng)的值為T/256,T是CLKIN的周期），同時(shí)PSDONE會(huì)產(chǎn)生一個(gè)脈沖表示一次移相完成，只有等到LOCKED的輸出為高時(shí)才表明被鎖定，輸出時(shí)鐘有效。移相的范圍為－64～64(即－π/4～π/4)，所以理論上可以得到與CLKIN任意相差的時(shí)鐘信號(hào)，在產(chǎn)生信號(hào)延時(shí)方面可能會(huì)有用，有些具體的操作和要求可以參考用戶手冊(cè)。從延遲周期的角度還可以分

6、為：一：1/2周期相移（CLK0、CLK180）；二：1/4周期相移（CLK0、CLK90、CLK180、CLK270）；三：固定相移（T/256）；四：動(dòng)態(tài)可變相移(T/256)；關(guān)于偏斜（SKEW）調(diào)節(jié)：　　最主要的兩種運(yùn)用：一：系統(tǒng)時(shí)鐘同步；二：源同步：所謂系統(tǒng)時(shí)鐘同步（即共同時(shí)鐘系統(tǒng)）：同一數(shù)據(jù)路徑中的驅(qū)動(dòng)時(shí)鐘是同一時(shí)鐘資源，所謂源同步系統(tǒng)：數(shù)據(jù)＆源同步時(shí)鐘信號(hào)是同步傳輸?shù)?，保證了兩個(gè)時(shí)鐘信號(hào)的飛行時(shí)間（飛行時(shí)間包括傳播延遲＆上升沿變化的時(shí)間）是一致的，理論上對(duì)系統(tǒng)時(shí)鐘的最高頻率沒有任何限制，是高速數(shù)據(jù)傳輸?shù)耐ㄓ梅椒ā！　∧J(rèn)值為系統(tǒng)時(shí)鐘同步方式，該方式會(huì)自動(dòng)增加一小點(diǎn)延遲，目的是

7、捕獲數(shù)據(jù)時(shí)具有零保持時(shí)間。源同步系統(tǒng)的時(shí)鐘＆數(shù)據(jù)是同步的，在采樣的時(shí)候一般把時(shí)鐘采到數(shù)據(jù)的中間，一邊滿足建立＆保持時(shí)間