基于fpga的嵌入式系統(tǒng)flash接口設(shè)計(jì)與實(shí)現(xiàn)_鄧建平

《基于fpga的嵌入式系統(tǒng)flash接口設(shè)計(jì)與實(shí)現(xiàn)_鄧建平》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第13卷第5期電光與控制Vol.13
.5
























2006年10月ELECTRONICSOPTICS&CONTROLOct.2006

文章編號(hào):1671-637
(2006)05
0106
04基于FPGA的嵌入式系統(tǒng)FLASH接口設(shè)計(jì)與實(shí)現(xiàn)鄧建平,
張
輝,
劉建平(國防科技大學(xué)機(jī)電工程與自動(dòng)化學(xué)院機(jī)器人實(shí)驗(yàn)室,長沙
410073)摘


要:
介紹了嵌入式系統(tǒng)中FPGA與FLASH接口的設(shè)計(jì)過程。利用VerilogHDL語言設(shè)計(jì)有限狀態(tài)機(jī)完成對(duì)FLASH的編程操作,并在Model

2、sim中對(duì)設(shè)計(jì)結(jié)果進(jìn)行仿真。實(shí)驗(yàn)證明該方法簡單可靠。關(guān)
鍵
詞:
FPGA;
FLASH;
有限狀態(tài)機(jī);
接口設(shè)計(jì)中圖分類號(hào):
V271.4;
TP334





文獻(xiàn)標(biāo)識(shí)碼:
ARealizationanddesignofFLASHinterfaceforembeddedsystembasedonFPGADENGJian-ping,
ZHANGHui,
LIUJian-ping(CollegeofMechanicalEngineering&Automation,NationalUniversityofDefenseTechn

3、ology,Changsha410073,China)Abstract:
TheprocessofdesigningtheinterfaceofFLASHmemoryandFPGAinembeddedsystemispre
sented.TheprogrammingoperationofFLASHmemoryisimplementedwithFiniteStateMachinedescribedinVerilogHDL,theresultissimulatedwithModelsim.Experimentprovedthatth

4、ismethodissimpleandalsore
liable.KeyWords:
FPGA;
FLASH;
finitestatemachine;
interfacedesign器。隨著制造工藝水平的不斷提升,目前的FPGA0
引言內(nèi)部時(shí)鐘頻率已可達(dá)數(shù)百兆級(jí),傳統(tǒng)的EPROM存儲(chǔ)微電子學(xué)和計(jì)算機(jī)科學(xué)的迅速發(fā)展,給EDA器讀寫速度已難以滿足要求,只有新一代快閃型(ElectronicDesignAutomatic)電子設(shè)計(jì)自動(dòng)化行業(yè)帶FLASH存儲(chǔ)器才能達(dá)到其要求。本文以FPGA芯片來了巨大的變化。特別是進(jìn)入1990年代后,電

5、子系EP1C12Q240C8和FLASH芯片MX29LV800B為例,介統(tǒng)已經(jīng)從電路板級(jí)系統(tǒng)集成發(fā)展成為包括ASIC、紹了在嵌入式系統(tǒng)設(shè)計(jì)中利用VerilogHDL語言設(shè)FPGA和嵌入式片上系統(tǒng)(SoC)等多種模式。雖然專計(jì)有限狀態(tài)機(jī)實(shí)現(xiàn)FPGA與FLASH存儲(chǔ)器的接口,用ASIC芯片的成本低,但設(shè)計(jì)周期長,前期投入費(fèi)給出了設(shè)計(jì)電路圖和狀態(tài)轉(zhuǎn)換圖,并利用仿真軟件用高,風(fēng)險(xiǎn)較大,限制了其應(yīng)用范圍。而通用可編程Modelsim對(duì)設(shè)計(jì)結(jié)果進(jìn)行仿真。邏輯器件PLD(ProgrammableLogicDevice)尤其是高1
接口電路系統(tǒng)

6、設(shè)計(jì)密度現(xiàn)場可編程門陣列FPGA(FieldProgrammableGateArray)設(shè)計(jì)靈活、功能強(qiáng)大,在嵌入式系統(tǒng)中得Altera公司Cyclone系列FPGA是面向低成本應(yīng)用到越來越廣泛的應(yīng)用。領(lǐng)域的中等規(guī)模的FPGA產(chǎn)品。EP1C12Q240C8是其中FPGA內(nèi)部是基于SRAM工藝設(shè)計(jì)的LUT(Look性價(jià)比較高的一款產(chǎn)品,內(nèi)部集成了邏輯單元(LE)、嵌UpTable)查找表結(jié)構(gòu),不具備持久數(shù)據(jù)存儲(chǔ)能力,系入式存儲(chǔ)器(EAB)、鎖相環(huán)(PLL)和高級(jí)I/O接口,在嵌統(tǒng)運(yùn)行時(shí)的數(shù)據(jù)在掉電后將全部丟失,因此在需要入式系統(tǒng)中

7、得到了廣泛的應(yīng)用。配合Altera公司提供保存運(yùn)算結(jié)果的設(shè)計(jì)中,FPGA必須配置外接存儲(chǔ)的嵌入式微處理器內(nèi)核NIOSII,可以進(jìn)一步構(gòu)建基于[1]CycloneFPGA的SOPC系統(tǒng)。收稿日期:2005-07-12


修定日期:2005-08-29FLASH存儲(chǔ)器是一種非易失型存儲(chǔ)器,在嵌入作者簡介:鄧建平(1980-),男,甘肅環(huán)縣人,碩士生,助工,式系統(tǒng)中通常用于存放程序代碼、常數(shù)表以及一些主要從事機(jī)器人控制方面的研究。在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。本系統(tǒng)中選第5期










鄧建平等:
基于FPGA的嵌入式

8、系統(tǒng)FLASH接口設(shè)計(jì)與實(shí)現(xiàn)107用臺(tái)灣MXIC公司提供的MX29LV800B型FLASH存時(shí)鐘和復(fù)位及幾個(gè)配置引腳外,其它引腳均可以作[2]儲(chǔ)器,其主要特點(diǎn)有:為通用I/O使用,可根據(jù)需要靈活地配置為8位、161)3V單電源供電,可使內(nèi)部產(chǎn)生高電壓進(jìn)行編位和3