高性能低功耗嵌入式內(nèi)存管理單元設(shè)計(jì)研究

《高性能低功耗嵌入式內(nèi)存管理單元設(shè)計(jì)研究》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、浙江大學(xué)碩士學(xué)位論文摘要摘要隨著嵌入式應(yīng)用設(shè)計(jì)復(fù)雜度不斷提升，存儲管理成為嵌入式系統(tǒng)軟硬件設(shè)計(jì)的重點(diǎn)和難點(diǎn)。虛擬存儲技術(shù)是一種基于操作系統(tǒng)的相對于軟件透明的存儲管理方法，有效簡化了應(yīng)用軟件的內(nèi)存管理模式，提高程序的可移植性。集成于處理器中的內(nèi)存管理單元是虛擬存儲技術(shù)的硬件基礎(chǔ)，但傳統(tǒng)TLB(TranslationLook．a(chǎn)sideBuffer)設(shè)計(jì)技術(shù)硬件成本高且功耗明顯，是嵌入式處理器設(shè)計(jì)的主要瓶頸。本文重點(diǎn)研究高性能低功耗的嵌入式內(nèi)存管理單元架構(gòu)設(shè)計(jì)的關(guān)鍵技術(shù)，主要研究內(nèi)容和創(chuàng)新點(diǎn)包括：1、基于高速緩存資源共享的TLB設(shè)計(jì)技術(shù)。由于TLB與

2、片上高速緩存具有類似的存儲結(jié)構(gòu)和訪問模式，本文提出了一種通過復(fù)用Cache存儲資源的高性能低功耗TLB設(shè)計(jì)方法，消除了傳統(tǒng)方法中TLB存儲器的硬件資源及靜態(tài)功耗，減小了芯核面積。該方法通過設(shè)立緩存地址映射表，記錄TLB表項(xiàng)在緩存中的地址映射，可有效減少緩存中TLB表項(xiàng)的訪問次數(shù)，降低動態(tài)功耗。2、多進(jìn)程TLB表項(xiàng)共享緩存行窗口的設(shè)計(jì)方法。通過將緩存行劃分成不同的進(jìn)程窗口，防止進(jìn)程切換時(shí)TLB表項(xiàng)的頻繁替換。充分利用高速緩存的結(jié)構(gòu)特性實(shí)現(xiàn)了TLB表項(xiàng)的動態(tài)擴(kuò)展，解決了傳統(tǒng)TLB設(shè)計(jì)表項(xiàng)數(shù)的受限問題，擴(kuò)大對物理內(nèi)存的映射范圍，提升TLB的命中率。進(jìn)一

3、步提出了一種復(fù)用緩存替換策略的TLB表項(xiàng)的編碼加鎖方法，最大限度地緩和TLB表項(xiàng)與指令、數(shù)據(jù)的資源沖突。3、支持多頁面大小的兩級TLB低功耗架構(gòu)技術(shù)。該方法有效解決浙江大學(xué)碩一L學(xué)位論文摘要了TLB和數(shù)據(jù)、指令訪問高速緩存的資源沖突，減少緩存中TLB表項(xiàng)的訪問次數(shù)。其中第一級TLB經(jīng)擴(kuò)展后可動態(tài)支持兩種頁面大小，無需操作系統(tǒng)的支持，提升第一級TLB的命中率。實(shí)驗(yàn)結(jié)果表明，與傳統(tǒng)的TLB設(shè)計(jì)相比，應(yīng)用本方法的嵌入式處理器的功耗下降28．11％，面積減少21．58％，性能基本持平。本文提出的若干TLB關(guān)鍵技術(shù)對于嵌入式處理器提升性能、降低功耗、減小面

4、積等具有積極的意義。關(guān)鍵詞嵌入式內(nèi)存管理單元；片上高速緩存；地址轉(zhuǎn)譯旁路緩沖器；資源復(fù)用；低功耗；編碼加鎖機(jī)制；動態(tài)擴(kuò)展；多進(jìn)程共享；通用協(xié)處理器接1：2；協(xié)處理器擴(kuò)展浙江大學(xué)碩士學(xué)位論文AbstractWiththedevelopmentofcomplicatedembeddedapplications，memorymanagementhasbecomethefocusandthedifficultpartofHW-SWdesigninhigh-endembeddedprocessors．Virtualmemorytechniqueisanef

5、fectivememorymanagementmethod，whichistransparenttosoftwarebasedonoperatingsystem．Thiscansimplifythememorymanagementmodeandenhancetheportabilityofapplicationsoftware．Meanwhile，memorymanagementunit(MMU)，themajorconcemofpowerconsumptionandareacostofembeddedprocessors，isimplement

6、edinhardwaretorealizevirtualmemorytechnique．InthisthesisweproposesomekeytechniquesofembeddedTLBforhighperformanceandlowpowerimplementationofembeddedMMU．Theoriginalcontributionsofthisthesisareasfollows：1．ATLBdesignmethodbasedoncacheresourcereusing．Thisthesisanalyzedthesimilari

7、tybetweenTLBandCacheentryinstoragestructureandaccessingbehavior,andthenproposedanewTLBdesignmethodbasedonreusingcachehardwareresourceforlowerpowerconsumptionandsmallerareacostinembeddedprocessor．Thismethodsetupcacheaddressmappingtable，whichrecordedthelocationofTLBentryinCache

8、，todecreaseTLBaccesseswithlessdynamicpowerconsumption．2．Aninnovation