資源描述：
《fpga結(jié)課論文》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在行業(yè)資料-天天文庫。
1、河南理工大學電氣學院FPGA課程論文學院：電氣學院專業(yè)班級：姓名：學號：指導老師：李輝日期：2015年12月13日第14頁河南理工大學電氣學院目錄一、摘要二、概念2.1什么是FPGA2.2工作原理2.3芯片結(jié)構(gòu)2.4配置模式三、FPGA的設計語言介紹3.1VHDL語言介紹3.2Verilog語言介紹四、交通燈的Verilog語言程序4.1設計背景4.2Verilog程序4.3C語言程序五、學習體會六、參考文獻第14頁河南理工大學電氣學院FPGA結(jié)課論文一、摘要現(xiàn)在，隨著系統(tǒng)級FPGA以及系統(tǒng)芯片的出現(xiàn)，軟硬件協(xié)調(diào)設計和系統(tǒng)設計變得越來越重要。傳統(tǒng)意義上的硬件設計越來越傾向于與系統(tǒng)設計和軟件設
2、計結(jié)合。硬件描述語言為適應新的情況，得到迅速發(fā)展，出現(xiàn)了很多新的硬件描述語言，像Superlog、SystemC、CynlibC++等。本次設計是基于FPGA/CPLD數(shù)控脈沖寬度調(diào)制信號發(fā)生器實現(xiàn)，該系統(tǒng)主要模塊有：時鐘產(chǎn)生電路模塊、JTAG編程連接模塊、電源電路模塊，通過連線將各個模塊進行連接成最小系統(tǒng)，系統(tǒng)精簡，實現(xiàn)方便且功能強大，比起傳統(tǒng)的信號發(fā)生器有著比較明顯的優(yōu)勢。本設計立足系統(tǒng)可靠性及穩(wěn)定性等高技術要求，采用FPGA芯片實現(xiàn)數(shù)控脈沖寬度調(diào)制信號發(fā)生器的FPGA/CPLD設計，其電路設計比較簡單，外圍電路少，易于控制和檢查，較傳統(tǒng)的分離元件實現(xiàn)方式有著明顯的優(yōu)勢，尤其是其設計電路
3、實現(xiàn)周期，其抗干擾及調(diào)試過程都很簡單。二、概念2.1什么是FPGA?FPGA是英文Field?Programmable?Gate?Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。?????FPGA采用了邏輯單元陣列LCA（Logic?Cell?Array）這樣一個新概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable?Logic?Block）、輸出輸入模塊IOB（Input?Output?Block）
4、和內(nèi)部連線（Interconnect）三個部分。FPGA的基本特點主要有：1）采用FPGA設計ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。4）FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。5）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。2.2工作原理FPGA采用了邏輯單元陣列LCA（Logic?Cell?Array）這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB（
5、Configurable?Logic?Block）、輸出輸入模塊IOB（Input?Output?Block）和內(nèi)部連線（Interconnect）三個部分。?現(xiàn)場可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16×第14頁河南理工大學電氣學院1RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動I/O，由此構(gòu)成了既可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內(nèi)部靜
6、態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實現(xiàn)的功能，F(xiàn)PGA允許無限次的編程。2.3芯片結(jié)構(gòu)主流的FPGA仍是基于查找表技術的，已經(jīng)遠遠超出了先前版本的基本性能，并且整合了常用功能（如RAM、時鐘管理和DSP）的硬核（ASIC型）模塊。FP芯片主要由7部分完成，分別為：可編程輸入輸出單元、基本可編程邏輯元、完整的時鐘管理、嵌入塊式RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌用硬件模塊。每個模塊的功能如下：?1、?編程輸入輸出單元（IOB）?可編程輸入/輸出單元簡稱I/O單元，是芯片與外
7、界電路的接口部分，完成不同電氣特性下對輸入/輸出信號的驅(qū)動與匹配要求。FPGA內(nèi)的I/O按組分類，每組都能夠獨立地支持不同的I/O標準。通過軟件的靈活配置，可適配不同的電氣標準與I/O物理特性，可以調(diào)整驅(qū)動電流的大小，可以改變上、下拉電阻。I/O口的頻率也越來越高，一些高端的FPGA通過DDR寄存器技術可以支持高達2Gbps的數(shù)據(jù)速率。?外部輸入信號可以通過IOB模塊的存儲單元輸入到FPGA的內(nèi)部，也可以直接
