資源描述:
《EDA技術(shù)與FPGA應(yīng)用設(shè)二位十進(jìn)數(shù)器》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在工程資料-天天文庫。
1、本科實(shí)驗(yàn)報(bào)告課程名稱:EDA技術(shù)與FPGA應(yīng)用設(shè)計(jì)實(shí)驗(yàn)項(xiàng)口:二位十進(jìn)制計(jì)數(shù)器實(shí)驗(yàn)地點(diǎn):CPLD實(shí)驗(yàn)室專業(yè)班級(jí):指導(dǎo)教師:張文愛2016年4月1日一.實(shí)驗(yàn)?zāi)康?、熟悉QuartusII的原理圖設(shè)計(jì)流程的全過程。2、學(xué)習(xí)簡(jiǎn)單時(shí)序電路的設(shè)計(jì)方法。3、學(xué)習(xí)EIM設(shè)計(jì)的時(shí)序仿真和硬件測(cè)試方法。二、實(shí)驗(yàn)原理二位十進(jìn)制計(jì)數(shù)器參考原理圖如K:■?#?#?#??0?、?■?■?■?"?#??、1=^—MWTZHQ【I】??rno?八.%?%1CLR1QA1CLKA1QB1CLKB1QC1QD2QA2CLR2QB2CLKA2QC2CLKB2QD74^0.e?DZLCDLMT田?Q問.;.01
2、3]?QW???eCb??????:lnrll5三.實(shí)驗(yàn)任務(wù)1、設(shè)計(jì)2位十進(jìn)制計(jì)數(shù)電路。2、在EDA環(huán)境屮輸入原理圖。3、對(duì)計(jì)數(shù)器進(jìn)行仿真分析、引腳鎖定、硬件測(cè)試。!1!實(shí)驗(yàn)結(jié)果L"&dtMm&oject45S*gnmeht$ProcessingIoob如如HMpProjectNav?o?of?HEdfchyLa卩比]農(nóng)OeggnUr公[x>OmoMonReport固』1“<-hL^^OAt>mnn\Do、丐際“"^shuqi.bdFJIBll74300252HC]lg^L-1"3Curtcrrtze...IDUMC01NTW<*>?:oo:oc2001C1A11O
3、XA10B1OKBIOC10020A2C1KA2CU?Row:
4、CcrrpiMicnV*FiaFlakier-■:/Qi?Be??c/h
5、Loc^bonOutputGrapOutputP!N」U9OvtoutPINJ19OutputOOputOOputOtXputOutputPWJ18PIN.F18PIH-FZ1PINE19PWJF19PING19WWKME-BKElKFSC?、II叩片
6、4w心arInputPWJC12.5V(de/?A)CLRInpaHMJC32.5V(defodt)CO1Zeg,PWJ17_2?5V(deZ)EN9IhputMNuABM2?5V(
7、12JTypeMessage(9QInf
8、o:QuartusIIFullCompilationvassuccessful?C<][、Ss$dQ8:0of287±J±]rTrcgj????r-D/tiownM開殂
9、厲QairluiH-D/li■…
10、母PinPltan?丫-?
11、
12、⑧P“gre—er?D/ti?五、實(shí)驗(yàn)感想:z]Progw:HUH100%±JHeDevkeChecksaw□sefcodeProgrsVCorflj
13、uroEP4CE115F29O95664C6FFFFFFFF1WW3?16:47通過本次實(shí)驗(yàn),我更加熟練地掌握了使用QuartusII進(jìn)行硬件設(shè)計(jì)的方法,讓我意識(shí)到了硬件設(shè)計(jì)的重要性,同時(shí)也對(duì)這種實(shí)驗(yàn)的操作變得更加熟練,受益匪淺。