基于SDRAM的LPDDR4高速接口測試與優(yōu)化

《基于SDRAM的LPDDR4高速接口測試與優(yōu)化》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、Ｈ碩士學(xué)位論文｜Ｓｉ＾％＼＂基于ＩＳＤＲＡＭ的ＬＰＤＤＲ４高速接口測試與優(yōu)化作者姓名景丹■學(xué)校教師姓名ａ、職稱呂紅亮教授：：：：企業(yè)教師姓名、職稱李濤高工”：申請學(xué)位類別工程碩士學(xué)校代碼１０７０１學(xué)號１５１１１２２７５４分類號ＴＮ４密級公開西安電子科技大學(xué)碩士學(xué)位論文基于ＳＤＲＡＭ的ＬＰＤＤＲ４髙速接口測試與優(yōu)化作者姓名：景丹領(lǐng)域：軟件工程學(xué)位類別：工程碩士學(xué)校教師姓名、職稱：呂紅亮教授企業(yè)教師姓名、職稱：李濤高工學(xué)院：微電子學(xué)院提交日期：２０１８年６月SDRAM-basedLPDDR4Hi

2、ghSpeedI/OTestingandOptimizationAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinSoftwareEngineeringByJingDanSupervisor:LvHongliangTitle:ProfessorSupervisor:LiTaoTitle:SeniorEngineerJune2018西安電子＾？＊學(xué)學(xué)位論文獨(dú)創(chuàng)性（或創(chuàng)新性）聲明秉承學(xué)校嚴(yán)謹(jǐn)?shù)膶W(xué)風(fēng)和優(yōu)良的科學(xué)道德，本人聲明所呈交的論文是我個人在導(dǎo)師指

3、導(dǎo)下進(jìn)行的研宄工作及取得的研宄成果。盡我所知，除了文中特別加以標(biāo)注和致謝中所羅列的內(nèi)容以外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研宄成果；也不包含為獲得西安電子科技大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書而使用過的材料一。與我同工作的同事對本研宄所做的任何貢獻(xiàn)均已在論文中作了明確的說明并表示了謝意。學(xué)位論文若有不實之處一，本人承擔(dān)切法律責(zé)任。：：本人簽名＿日期西安電子雛大學(xué)關(guān)于論文使用授權(quán)的說明本人完全了解西安電子科技大學(xué)有關(guān)保留和使用學(xué)位論文的規(guī)定，即：研究生在校攻讀學(xué)位期間論文工作的知識產(chǎn)權(quán)屬于西安電子科技大學(xué)。學(xué)校有權(quán)保留送交論文的復(fù)印件，允許查閱、借

4、閱論文；學(xué)?？梢怨颊撐牡娜炕虿糠謨?nèi)容，允許采用影印、縮印或其它復(fù)制手段保存論文６同時本人保證，結(jié)合學(xué)位論文研究成果完成的論文、發(fā)明專利等成果，署名單位為西安電子科技大學(xué)。保密的學(xué)位論文在年解密后適用本授權(quán)書。＿＊＞本人簽名：導(dǎo)師簽名：－－？２〇Ｈ期＼２６Ｈ日期？：摘要摘要近年來，人們對智能移動終端的數(shù)據(jù)存儲需求不斷增大，對數(shù)據(jù)處理速度要求增強(qiáng)，對電池的使用時長也提出更高要求。LPDDR（LowPowerDoubleDataRate）SDRAM因具備低功耗和高存儲密度的特點(diǎn)而廣泛應(yīng)用于移動設(shè)備中，至今已發(fā)展至LPDDR4，接口傳輸速率高達(dá)400MB

5、/s。傳輸速率的不斷提高為系統(tǒng)提供了更快的數(shù)據(jù)處理速率以及更寬的處理流量。SOC芯片通過內(nèi)部LPDDR4接口與片外SDRAM進(jìn)行實時通信，傳輸接口是芯片與存儲器之間的通信樞紐?，F(xiàn)今，通過SIP封裝技術(shù)將SOC芯片與內(nèi)存SDRAM封裝于一體已成為主流，內(nèi)部接口與片外SDRAM通過球形封裝陣列相連，該技術(shù)在實現(xiàn)了系統(tǒng)級集成的同時增加了面積利用率。但與此同時，芯片有限的外露管腳使測試的復(fù)雜度急劇增加，如何保證接口與存儲器的優(yōu)良連接性，如何不讓傳輸接口成為芯片與存儲器之間通信的短板，如何保證接口實現(xiàn)功能的正確性，都是需要通過測試解決的問題。本論文在深入研究JEDEC發(fā)布的LPDDR4SDRAM標(biāo)準(zhǔn)的

6、基礎(chǔ)上，分析與其通信的接口所必須具備的關(guān)鍵因素，闡述了LPDDR4高速I/O接口所實現(xiàn)的功能。參考芯片及接口模塊的可測試性電路設(shè)計，提出了包括管腳的電路測試、時鐘頻率與ADPLLBIST測試以及自動化眼寬測試的測試需求，并設(shè)計了相應(yīng)的測試方案。根據(jù)所提出的測試方案編寫測試用例，產(chǎn)生測試向量，并對測試向量進(jìn)行了仿真，在理論層面驗證了測試方案的可行性。由于仿真無法體現(xiàn)器件的信號強(qiáng)度，寄生電容以及驅(qū)動能力，所以需要在自動測試機(jī)臺上實現(xiàn)對實際芯片的測試。在測試向量中標(biāo)記需要抓取的寄存器位，運(yùn)行修改后的測試向量，等待完成后收集結(jié)果。編寫python語言解析測試結(jié)果，并利用JMP數(shù)據(jù)分析軟件對測試結(jié)果進(jìn)

7、行分析，驗證了測試方案的實際可行性，并為之后的芯片量產(chǎn)測試提供了理論支撐。最后，根據(jù)測試結(jié)果以及對LPDDR4高速I/O接口的理解，提出新的測試需求，給出了理論測試方法，利用MATLAB軟件進(jìn)行簡單仿真，驗證了可行性；并提出了對管腳電路測試故障覆蓋率的優(yōu)化方案。關(guān)鍵詞：LPDDR4高速接口，集成電路測試，可測試性設(shè)計，測試向量IABSTRACTABSTRACTInrecentyears,people'sdem