資源描述:
《高輸出頻率GPS接收機(jī)FPGA優(yōu)化設(shè)計(jì)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、原創(chuàng)性聲明聲明:本論文《高輸出頻率GPS接收機(jī)FPGA優(yōu)化設(shè)計(jì)》是作者在導(dǎo)師的指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。除文中已經(jīng)注明引用的內(nèi)容外,不包含其他人已經(jīng)發(fā)表或撰寫(xiě)過(guò)的研究成果高輸出頻率GPS接收機(jī)FPGA優(yōu)化設(shè)計(jì)11李英飛,丁繼成,趙琳(哈爾濱工程大學(xué)自動(dòng)化學(xué)院,黑龍江哈爾濱150001)(1.指導(dǎo)老師)摘要:為使DSP芯片有充裕的資源和時(shí)間用于復(fù)雜的導(dǎo)航計(jì)算,輸出高頻率的解算結(jié)果,論文通過(guò)資源優(yōu)化,只采用FPGA邏輯電路實(shí)現(xiàn)了GPS信號(hào)的捕獲、跟蹤、幀同步、衛(wèi)星自動(dòng)搜索、偽距信息生成等基帶處
2、理功能,并整理了電文、歷書(shū)、偽距信息、多普勒頻移的格式,方便傳輸。實(shí)驗(yàn)表明,論文提出的實(shí)現(xiàn)方案可行有效,定位頻率可達(dá)100Hz。關(guān)鍵字:相干積分;濾波器調(diào)整;幀同步;偽距生成中文分類(lèi)號(hào):TN965.5文獻(xiàn)標(biāo)識(shí)碼:BOptimizationofFPGA-basedHigh-outputFrequencyGPSReceiverLIYingFei,DINGJiCheng,ZHAOLin(CollegeofAutomation,HarbinEngineeringUniversity,Harbin150001,
3、China)Abstract:InorderthattheDSPchipinFPGA+DSPsystemcouldcalculateuserpositioninrealtimeforGPSorintegrationnavigationsystemsandenhancethepositioningoutputcapability,areal-timeGPSmoduleofbasebandprocessinghasbeenimplementedonaFPGA,usingonlylogicalunits.T
4、hemoduleimplementssignalacquisition,track,framesynchronization,satellitesautosearchandsoon.InadditiontomeetingthedemandsofthetransmissionsignaltoDSP,aauxiliarymoduleisdesignedfororganizingmassivemessagessuchasephemeris,pseudo-range,Doppler.Experimentalr
5、esultsshowthattheschemeisfeasibleandeffectiveandthepositioningoutputfrequencymorethan100Hz.keywords:coherentintegration;filteradjustment;framesynchronization;pseudogeneration1引言隨著軟件接收機(jī)發(fā)展日趨成熟,F(xiàn)PGA+DSP體系占據(jù)了主導(dǎo)地位。FPGA+DSP系統(tǒng)在緩解多徑、消除干擾、弱信號(hào)檢測(cè)方面比在PC機(jī)Windows上C語(yǔ)[
6、1]言編寫(xiě)的軟件接收機(jī)具有更強(qiáng)的計(jì)算能力。在這種體系中,F(xiàn)PGA中主要實(shí)現(xiàn)C/A碼產(chǎn)生、載波生成及相關(guān)運(yùn)算,而鑒頻鑒相、環(huán)路濾波、同步、導(dǎo)航解算則[2]全部在DSP中實(shí)現(xiàn)。軟件接收機(jī)以其參數(shù)靈活性,驗(yàn)證了很多算法,伴隨算-1-[3]法的日益復(fù)雜和人們對(duì)接收機(jī)要求的不斷提高,組合導(dǎo)航開(kāi)始倍受青睞。系統(tǒng)的復(fù)雜性對(duì)處理器的速度提出更高的要求,而當(dāng)前FPGA+DSP系統(tǒng)只為用戶(hù)提供了GPS功能,為了能夠?qū)崿F(xiàn)高處理能力,則需要對(duì)當(dāng)前系統(tǒng)的功能分配進(jìn)行重新劃分。ASICFPGA處理能力FPGA+DSPμPROCE
7、SSOR靈活性圖1典型GNSS接收機(jī)解決方案中處理能力與靈活性的比較[4]圖1比較了GNSS接收機(jī)不同解決方案的處理能力與靈活性,可以看出當(dāng)前FPGA+DSP系統(tǒng)的靈活性?xún)H次于全微處理器接收機(jī)。為了增強(qiáng)FPGA+DSP系統(tǒng)的處理能力,圖中指出把更多任務(wù)交給FPGA處理可以減少純微處理器DSP的負(fù)擔(dān)。使用FPGA完成基帶處理的優(yōu)勢(shì)如下:(1)保留了軟件接收機(jī)參數(shù)的靈活性;增加了定位結(jié)果的輸出率;節(jié)省的[3]DSP資源,可以用于更復(fù)雜的算法研究,如模糊神經(jīng)系統(tǒng)、卡爾曼濾波等。(2)和DSP不同,由于FPG
8、A的并行性,只要完成了單通道設(shè)計(jì),不用考慮時(shí)間上的約束就可以擴(kuò)展成多通道。因此在FPGA硬件資源允許下,通道個(gè)數(shù)可以任意擴(kuò)展。[5](3)FPGA的特性更容易實(shí)現(xiàn)數(shù)據(jù)同步,實(shí)現(xiàn)不同程度的組合導(dǎo)航。滿(mǎn)足理論驗(yàn)證性、也具有實(shí)際應(yīng)用性。表1FPGA與FPGA+DSP基帶處理能力的比較應(yīng)用方向FPGAFPGA+DSP同性能下設(shè)計(jì)難度高者通道數(shù)量取決于內(nèi)部硬件資源取決于DSP最高時(shí)鐘FPGA+DSP功能性釋放DSP,用于復(fù)雜算法DSP串行處理難擴(kuò)展算法FPGA+D