資源描述：
《實用數(shù)字電子技術(shù)基礎(chǔ)實驗報告.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。
1、實用數(shù)字電子技術(shù)基礎(chǔ)實驗報告計算機科學與技術(shù)X班一一XXX一、實驗F1的：進一步熟悉QuartusII的VerilogHDL文本設(shè)計流程，組合電路的設(shè)計仿真和硬件測試。二、實驗原理:①在實驗箱上，選擇模式5,通過按鍵1輸入兩個不同頻率的信號，使蜂鳴器發(fā)出不同聲音②在實驗箱JL,選擇模式5,通過按鍵1、2、3輸入不同的信號值，控制燈D1的亮滅，其屮3有決定權(quán)。三、實驗儀器：杭州康芯電子公司計算機組成原理儀器四、軟硬件環(huán)境：計算機操作系統(tǒng)一WindowsXP,軟件一QuartusII9.0,五、內(nèi)容
2、及步驟：%1二選一多路選擇器(MUX2.1)VHL代碼：modulemux21(a,b,s,y);inputa,b,s;outputy;regy；always@(a,b,s)begin訐(s==l'bO)y<=a;elsey<=b;endendmodule仿真波形圖如下實驗步驟：新建項H,輸入VHL代碼，對代碼進行編譯，后新建仿真波形，對輸入輸出端口進行引腳配置，下載到實驗箱。%1三人表決電路仃HJ)VHL代碼：moduleJG3(ABC,X,Y)；input[2:0]ABC;outputX,Y
3、;regX,Y;always@(ABC,X,Y)case(ABC)3*B000:beginX<=1*BO;Y<=l'Bl;end3*B001:beginX<=1*BO;Y<=l'B0;end3*B010:beginX<=1*BO;Y<=l*B0;end3'BOll:beginX<=1'BO;Y<=l*B0;encl3*B100:beginX<=1*BO;Y<=l*B0;end3'B101:beginX<=1,B1;Y<=lfBO;end3*B110:beginX<=1*B1;Y<=l*BO;en
4、d3'Blll:beginX<=1*B1;Y<=l'BO;enddefault:beginX<=l'Bl;Y<=l'BO;endendcaseendmodule實驗電路圖如下：仿真波形圖如下:畑U@i)PS10.0nst20.9ns30.9m16.45164■5nsJ0ABCB001(OOO100X-001)illX010X110)00X101X000：(noXoilXill)(0COxic???2)B0rr_rr1-■...1]B0L..o]B1elkB0rr_r11XB0r"Lr1rnrYB
5、1「"in實驗步驟：新建項編寫VHL文件，生成自定義元件，畫圖，編譯，新建仿真波形圖，選擇時間仿真，生成仿真波形文件，對端口經(jīng)行配置下載到實驗箱丄.六、問題及分析%1vhl文件無法生成電路元件，原因及解決方法:1必須新建一個項nvhl必須依靠項H屮才能生成相應(yīng)元件2代碼錯誤，包括語法錯誤及標點符號錯誤,仔細檢査校正代碼重新編譯即可3"CurrentLicenseDid'nSupport../^前證件不支持，軟件破解不成功，重新破解即可。%1生成的自定義元件無法插入到電路圖中，自定義元件名與項FI
6、名稱相同,更改項I"!名稱及電路圖名稱即可（電路圖使用另存為，項FI名稱在Settings里的GeneralF）%1電路圖編譯不成功，"Can'tadd*.bdftoWork"工作站下文件混亂，刪除項H文件夾下除*.qpf,*.bdf,*.v（*為確定要用的文件名）文件后重新編譯%1波形圖不正確1檢查電路圖引腳是否全部接好，若沒接好，編譯只會報Warning2在做仿真波形圖按需要，正確選擇Function仿真或Timing仿真%1連接實驗儀器成功，但是無法將sof下載到實驗箱上“Can'tCon
7、nectto../,可以將實驗箱重啟七、實驗心得：%1實驗前一定要對實驗步驟熟悉%1在電腦上編輯項FI時要心細，并且按照實驗的步驟一步一步走完,不能漏掉其屮一項設(shè)置%1而對錯誤代碼，要敢于而對，仔細觀察（可以利用字典查詢生詞），對錯誤代碼了解大概后經(jīng)行排錯，不盲H亂做也不輕易放棄
