基于FPGA的浮點(diǎn)與整型數(shù)據(jù)混合運(yùn)算實(shí)現(xiàn).pdf

《基于FPGA的浮點(diǎn)與整型數(shù)據(jù)混合運(yùn)算實(shí)現(xiàn).pdf》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、第12期組合機(jī)床與自動(dòng)化加工技術(shù)NO．122013年12月ModularMachineTool&AutomaticManufacturingTechniqueDec．2013文章編號(hào)：1001—2265(2013)l2—0011—03基于FPGA的浮點(diǎn)與整型數(shù)據(jù)混合運(yùn)算實(shí)現(xiàn)牢陳坤，唐小琦，宋寶(華中科技大學(xué)機(jī)械科學(xué)與工程學(xué)院，武漢430074)摘要：通過(guò)研究基于IEEE754標(biāo)準(zhǔn)的浮點(diǎn)數(shù)的存儲(chǔ)格式，提出了一種基于FPGA的單精度浮點(diǎn)數(shù)和32位整型數(shù)據(jù)混合運(yùn)算的算法。在基于FPGA的硬件平臺(tái)上，實(shí)現(xiàn)了單精度浮點(diǎn)數(shù)和整

2、形數(shù)據(jù)之間的相互轉(zhuǎn)換進(jìn)行混合運(yùn)算，解決了浮點(diǎn)數(shù)在運(yùn)算過(guò)程中消耗資源過(guò)多、運(yùn)算速度慢等問(wèn)題。經(jīng)過(guò)在線仿真和在一種三次樣條插補(bǔ)算法中下載驗(yàn)證，該設(shè)計(jì)的轉(zhuǎn)換時(shí)間可達(dá)10～s量級(jí)，具有較高的實(shí)時(shí)性和可靠性，可有效地提高數(shù)字信號(hào)處理速度和降低消耗資源。關(guān)鍵詞：FPGA；浮點(diǎn)數(shù)；整型數(shù)；混合運(yùn)算中圖分類號(hào)：TH16；TG65文獻(xiàn)標(biāo)識(shí)碼：AHybridOperationofFloatingPointNumberandIntegerDataBasedonFPGACHENKun，TANGXiao—qi，SONGBao(Schoolo

3、fMechanicalScienceandEngineering，HuaZhongUniversityofScienceandTechnology，Wuhan430074，China)Abstract：Thispaperanalysesofthefloatingpointnumber’SstorgeformatbasedonIEEE754，presentsaalgorithmbasedonFPGAaccordingtohybridoperationoffloatingpointnumberandintegerdat

4、a．AhardwareplatformbasedontheFPGAwasimplementedtohybridoperationbyconvertingbetweenfloat—ingpointnumberandintegerdata，whichsolvedtheexistingproblemsofexcessiveconsumptionofre—sourcesandslowspeedofoperation．Throughsimulationonthelineanddownloadverification，thec

5、on-versiontimeis10～／xs，improvingtheprocessingspeedofdatasignalanddecreasingtheconsumptionofresourcewithhigherreal—timeandstability．Keywords：FPGA；floatingpointnumber；integerdata；hybridoperation0~1-'-運(yùn)算速度較慢的問(wèn)題。1IEEE754浮點(diǎn)數(shù)標(biāo)準(zhǔn)隨著FPGA向高速，大容量，高集成度和低功耗方向的快速發(fā)展，相應(yīng)的EDA軟件工

6、具也日趨完善，目前大多數(shù)高級(jí)語(yǔ)言(包括C)都是按照IEEE提供了更多的數(shù)字信號(hào)處理IP核，使得FPGA在高754的標(biāo)準(zhǔn)來(lái)規(guī)定浮點(diǎn)數(shù)的存儲(chǔ)格式J。IEEE754速數(shù)字信號(hào)處理領(lǐng)域得到越來(lái)越廣泛的應(yīng)用J。用科學(xué)計(jì)數(shù)法以底數(shù)為2的小數(shù)來(lái)表示浮點(diǎn)數(shù)，存在FPGA中對(duì)不同格式的數(shù)據(jù)進(jìn)行運(yùn)算時(shí)消耗儲(chǔ)格式分為三個(gè)部分：符號(hào)位(S)、指數(shù)位(E)和尾的資源是不一樣的，合理轉(zhuǎn)換數(shù)據(jù)的格式可以有效數(shù)位(M)。雙精度浮點(diǎn)數(shù)為8字節(jié)，包含1位符號(hào)地降低資源的消耗，提高運(yùn)算速度。對(duì)于浮點(diǎn)數(shù)位，11位指數(shù)位和52位尾數(shù)位；單精度浮點(diǎn)數(shù)為4和整

7、型數(shù)據(jù)，如果能在不同的地方運(yùn)用不同的格式，字節(jié)，包含1位符號(hào)位，8位指數(shù)位和23位尾數(shù)位，可以用最少的資源和最快的速度實(shí)現(xiàn)相同的功如圖1所示。本文將重點(diǎn)分析單精度浮點(diǎn)數(shù)和32位能。目前有很多基于FPGA的浮點(diǎn)數(shù)轉(zhuǎn)換成整型整型數(shù)據(jù)的混合運(yùn)算。數(shù)據(jù)的研究和設(shè)計(jì)，但浮點(diǎn)和整型數(shù)據(jù)的混合運(yùn)算I笙蘭堡l望壑堡蘭!：：l星墊垡竺：：I卻未見(jiàn)報(bào)道。本文在研究浮點(diǎn)數(shù)和整型數(shù)據(jù)存儲(chǔ)結(jié)圖1IEEE754單精度浮點(diǎn)數(shù)格式構(gòu)的基礎(chǔ)上提出了一種浮點(diǎn)數(shù)和整型數(shù)據(jù)相互轉(zhuǎn)換單精度的指數(shù)使用正偏正值形式表示，偏移值為的方法，改進(jìn)了一般浮點(diǎn)數(shù)運(yùn)算中消

8、耗資源較多和127，指數(shù)值減去偏正值即為實(shí)際的指數(shù)大小。指數(shù)值收稿日期：2013—04—16；修回日期：2013—05—08．to基金項(xiàng)目：“高檔數(shù)控機(jī)床與基礎(chǔ)制造裝備”科技重大專項(xiàng)(2012ZX04001012)；“高檔數(shù)控機(jī)床與基礎(chǔ)制造裝備”科技重大專項(xiàng)(2012ZX04001041)；高等學(xué)校博士學(xué)科點(diǎn)專項(xiàng)科研基金(新教師基金課題)(200901421