資源描述：
《FPGA浮點(diǎn)運(yùn)算設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、第26卷第6期計(jì)算機(jī)工程與設(shè)計(jì)2005年6月Vol.26No.6ComputerEngineeringandDesignJune2005基于FPGA技術(shù)的浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)1,211周寧寧，陳燕例，李?lèi)?ài)群(1.南京郵電學(xué)院計(jì)算機(jī)科學(xué)與技術(shù)系，江蘇南京210003；2.東南大學(xué)儀器科學(xué)與工程系，江蘇南京210096)摘要：日趨進(jìn)步和完善的FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)技術(shù)推動(dòng)了當(dāng)前數(shù)字電路的設(shè)計(jì)。浮點(diǎn)運(yùn)算器是計(jì)算機(jī)的一個(gè)組成部件，結(jié)構(gòu)比較復(fù)雜，利用FPGA技術(shù)設(shè)計(jì)浮點(diǎn)運(yùn)算器可以縮短產(chǎn)品的開(kāi)發(fā)周期。介紹了基于FPGA技術(shù)的
2、浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)。描述了采用VHDL（VHSIC硬件描述語(yǔ)言）和原理圖方式設(shè)計(jì)完成浮點(diǎn)運(yùn)算器的方法和步驟。利用FPGA技術(shù)，能方便靈活地設(shè)計(jì)出浮點(diǎn)運(yùn)算器。關(guān)鍵詞：FPGA；浮點(diǎn)運(yùn)算器；VHDL；原理圖中圖法分類(lèi)號(hào)：TP33；TN79文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1000-7024(2005)06-1578-04DesignandimplementationoffloatingpointcalculatorbasedonFPGAtechnology1,211ZHOUNing-ning,CHENYan-li,LIAi-qun
3、(1.DepartmentofComputerScienceandTechnology,NanjingUniversityofPostandTelecommunications,Nanjing210003,China；2.DepartmentofInstrumentScienceandEngineering,SoutheastUniversity,Nanjing210096,China)Abstract：FurtherimprovementofFPGA（fieldprogramablegatearray）technolo
4、gygivesanimpetustohardwaredesign.Floatingpointcalculatorwhichhasmorecomplexcompositionisapartofacomputer.DesigningafloatingpointcalculatorusingFPGAtechnologymayshortenthedevelopmentcycleofproduct.Anintroductionisgiventothedesignandimplementationofafloatingpointca
5、lculatorbasedonFPGA.ThemethodandprocedureondesigningafloatingpointcalculatorarediscussedbythewayofVHDL(VHSIChardwaredescriptionlanguage)andlogicdiagramseparately.UsingFPGAtechnologymaydesignafloatingpointcalculatorconvenientlyandquickly.Keywords：FPGA;floatingpoin
6、tcalculator;VHDL;logicdiagram算與工程計(jì)算。浮點(diǎn)運(yùn)算可分為兩類(lèi)：非規(guī)格化和規(guī)格化浮1引言點(diǎn)運(yùn)算。非規(guī)格化浮點(diǎn)運(yùn)算，不要求操作數(shù)是規(guī)格化數(shù)，對(duì)運(yùn)FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)技術(shù)的理論研究和實(shí)際應(yīng)用正算結(jié)果也不要求規(guī)格化處理。而規(guī)格化浮點(diǎn)運(yùn)算只能對(duì)規(guī)格越來(lái)越受到人們的重視。FPGA技術(shù)常常使一些原來(lái)比較難化的浮點(diǎn)數(shù)進(jìn)行操作，并且要求對(duì)運(yùn)算結(jié)果加以規(guī)格化處理。解決的技術(shù)瓶頸得以輕松實(shí)現(xiàn)，從而使產(chǎn)品的開(kāi)發(fā)周期大為由于規(guī)格化浮點(diǎn)數(shù)具有惟一的表示形式，而且在計(jì)算機(jī)中尾縮短，性能價(jià)格比大幅提高。運(yùn)算器作為計(jì)
7、算機(jī)的加工處理數(shù)能獲得最大的有效數(shù)字，所以在一般的計(jì)算機(jī)中一般選用部件，是CPU(中央處理器)的重要組成部分。作為典型的PC規(guī)格化浮點(diǎn)運(yùn)算。機(jī)一般都至少具有一個(gè)定點(diǎn)運(yùn)算器。在586之前的機(jī)型中，2.1浮點(diǎn)加、減運(yùn)算由于當(dāng)時(shí)硬件條件和工藝的限制，浮點(diǎn)運(yùn)算器一般以協(xié)處理2.1.1浮點(diǎn)加減法運(yùn)算規(guī)則器的形式出現(xiàn)。進(jìn)入20世紀(jì)90年代后，隨著工藝水平的提=2設(shè)有兩個(gè)浮點(diǎn)數(shù)x和y，分別為(1)高，一個(gè)芯片上集成度不斷提高，如今浮點(diǎn)運(yùn)算所要求的一些=2其中Ex和Ey分別為數(shù)x和y的階碼，Mx和My分別是數(shù)x和硬件已可以集成到CPU中
8、，因此，作為浮點(diǎn)運(yùn)算器的代表的y的尾數(shù)。協(xié)處理器也逐漸被集成度很高的CPU中的一部分所代替。兩浮點(diǎn)數(shù)進(jìn)行加減的運(yùn)算規(guī)則是2浮點(diǎn)運(yùn)算±=2±2,(2)定點(diǎn)運(yùn)算器主要是用于實(shí)現(xiàn)對(duì)定點(diǎn)整數(shù)和定點(diǎn)小數(shù)的算2.1.2浮點(diǎn)加減法運(yùn)算步驟術(shù)運(yùn)算、對(duì)邏輯數(shù)據(jù)的邏輯運(yùn)算以及對(duì)主存的地址計(jì)算等。完成兩個(gè)浮點(diǎn)數(shù)加法或減法運(yùn)算，需要以下幾個(gè)
