資源描述：
《FPGA中高速浮點運算的設計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關內容在行業(yè)資料-天天文庫。
1、第38卷第2期(總第148期)火控雷達技術Vol.38No.2(Serise148)2009年6月FireControlRadarTechnologyJune2009文章編號:100828652(2009)022048205FPGA中高速浮點運算的設計與實現(xiàn)鐘小艷蘇濤孫多(西安電子科技大學西安710071)【摘要】該文設計的適于FPGA中實現(xiàn)的浮點運算器,采用自定義的26位浮點數據格式,利用改進的移位結構和優(yōu)化的前導0/1個數的判斷,在尾數舍入中使用了適于尾數舍入的對稱舍入法,優(yōu)化了運算器的性能。最后給出在FPGA中的仿真結果,驗證了本設計的正確性。通過與
2、26位浮點數據和32位浮點數據的常用的算法實現(xiàn)的浮點運算對比,發(fā)現(xiàn)本設計不僅節(jié)省了資源,還極大提高了浮點運算器的工作頻率,工作頻率達到了300MHz以上。關鍵詞:FPGA;浮點運算;高速;對稱舍入法中圖分類號:TP332.2文獻標識碼:ADesignandImplementationofHigh2speedFloating2pointOperationsinFPGAZhongXiaoyan,SuTao,SunDuo(XidianUniversity,Xi′an710071)Abstract:Thedesignedfloating2pointcalculat
3、or,whichissuitableforimplementationinFPGAinthispaperadoptstheuser2defined262bitfloatingpointdataformattooptimizetheperformanceofthecalculatorbyusingtheimprovedshiftstructureandoptimizedjudgmentofthenumberofleading0/1,andsymmetricroundingmethodsuitableformantissaroundinginmantissar
4、ounding.Finally,simulationresultsinFPGAaregiventoprovethecorrectnessofthisdesign.Ascontrastingwiththefloatingalgorithmimplementedbyusingnormal2usedalgorithmof262bitfloatingpointdataand322bitfloatingpointdata,itisfoundthatthisdesignnotonlysavestheresource,butalsoincreasestheoperati
5、ngfrequencyofthecalculator,andtheoperatingfrequencyisupto300MHzover.Keywords:FPGA;floating2pointoperations;high2speed;symmetricroundingmethod1引言無能為力,而浮點數比定點數的表述范圍寬,有效精度高,更適合科學計算與工程計算,因此需要設計一FPGA(現(xiàn)場可編程門陣列)技術的理論研究和種高速的浮點運算單元。實際應用越來越受到人們的重視。現(xiàn)今的FPGA已完全具備數據運算、信息處理、濾波計算等功能,從2浮點數據格式而將DSP
6、的專有運算能力與FPGA的高速性合到一塊芯片上,以實現(xiàn)快速的在線開發(fā)與硬件系統(tǒng)小型最常用的IEEE75421985標準定義的單精度浮化,同時也使PLD的應用從原來的邏輯控制功能漸點格式:漸轉向了數據運算功能,為可編程單芯片系統(tǒng)開創(chuàng)SE-127A=(-1)×F×2了一個新紀元。運算器是數字信號處理過程中的重要基本組成部分,絕大多數FPGA都使用定點數據單精度浮點格式字長32bits共分為三段:s是符格式進行運算處理,對高精度、數據范圍較大的運算號位,字長1bit;e是指數域,字長8bits;f是尾數域,收稿日期:2008208215作者簡介:鐘小艷,女,19
7、83年生,碩士研究生。研究方向為雷達信號處理理論。第2期鐘小艷等:FPGA中高速浮點運算的設計與實現(xiàn)49字長23bits,如圖1所示。IEEE75421985標準定義浮點數的尾數為規(guī)格化數,即尾數的整數固定為1。這樣23bits尾數中包含隱藏的整數位1,攜帶了24bits的信息。這種格式的浮點數進行乘法運算需要做24324bit的乘法。而目前的FPGA芯片中集成的乘法器均為18318bit或939bit的固定結構,則1個24324bit的乘法器需要4個18318bit組成(相當于兩級18318bit乘法操作)。顯然采用IEEE75421985單精度浮點格式
8、的浮點運算難以達到很高的運算速度,且需要的資源較多。圖3規(guī)格化浮點
