EDA數(shù)字秒表的設(shè)計(jì).doc

《EDA數(shù)字秒表的設(shè)計(jì).doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、目錄1緒論12設(shè)計(jì)要求23總體設(shè)計(jì)要求23.1基本原理23.2分頻器模塊33.3計(jì)數(shù)模塊43.4記錄模塊53.5寄存器模塊63.6回放模塊83.7選擇模塊93.8數(shù)顯模塊113.9數(shù)字秒表的總原理圖134仿真調(diào)試134.1分頻器模塊的仿真調(diào)試134.2計(jì)數(shù)器模塊的仿真調(diào)試144.3記錄模塊的仿真調(diào)試144.4寄存器模塊的仿真144.5回放模塊的仿真調(diào)試154.6選擇模塊的仿真調(diào)試155管腳分配166總結(jié)與心得體會(huì)17參考文獻(xiàn)18附錄：源程序代碼19311緒論EDA是電子設(shè)計(jì)自動(dòng)化（ElectronicDesignAutomation）的縮寫，

2、在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來的。20世紀(jì)90年代，國際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。這些器件可以通過軟件編程而對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)

3、的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展?！DA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。在EDA軟件開發(fā)方面，目前主要集中在美國。但各國也正在努力開發(fā)相應(yīng)的工具。日本、韓國都有ASIC設(shè)計(jì)工具，但不對(duì)外開放。中國華大集成電路設(shè)計(jì)中心，也提供IC設(shè)計(jì)軟件，但性能不

4、是很強(qiáng)。相信在不久的將來會(huì)有更多更好的設(shè)計(jì)工具在各地開花并結(jié)果。312設(shè)計(jì)要求①設(shè)計(jì)一個(gè)能測(cè)量4名運(yùn)動(dòng)員短跑成績(jī)的數(shù)字秒表。要求用四位數(shù)碼管顯示時(shí)間，格式為00.00s。②秒表設(shè)置3個(gè)開關(guān)輸入（清零開關(guān)1個(gè)，記錄開關(guān)1個(gè)，回放開關(guān)1個(gè)）。按下“記錄”開關(guān)，則將當(dāng)前運(yùn)動(dòng)員成績(jī)時(shí)間暫存，按下回放開關(guān)，依次回放各運(yùn)動(dòng)員成績(jī)。3總體設(shè)計(jì)要求3.1基本原理根據(jù)要求，數(shù)字秒表輸入信號(hào)有：時(shí)鐘信號(hào)CLK，清零開關(guān)CLR，記錄開關(guān)RST，回放開關(guān)RSH；數(shù)字秒表的輸出信號(hào)有：4個(gè)數(shù)碼顯示管的顯示。數(shù)字秒表的主要功能是：計(jì)數(shù)功能和記錄功能數(shù)字秒表主要由七個(gè)部分

5、構(gòu)成：一是分頻器；二是計(jì)數(shù)模塊；三是記錄模塊；四是寄存器模塊；五是回放模塊；六是選擇模塊；七是數(shù)顯模塊。當(dāng)清零開關(guān)置低位‘0’時(shí)，所有顯示均清零。分頻器模塊的作用是將實(shí)驗(yàn)板子上50MHZ的信號(hào)頻率降低到計(jì)數(shù)所需要的頻率100HZ，然后將100HZ的信號(hào)作為實(shí)驗(yàn)的脈沖輸入。計(jì)數(shù)模塊分為十秒、秒、百毫秒、十毫秒四個(gè)計(jì)數(shù)器。當(dāng)時(shí)鐘信號(hào)來臨時(shí)，開始計(jì)數(shù)，十毫秒的進(jìn)位信號(hào)讓百毫秒開始計(jì)數(shù)，百毫秒的進(jìn)位使秒開始計(jì)數(shù)，以此類推。記錄模塊所需要實(shí)現(xiàn)的：當(dāng)按下記錄開關(guān)的時(shí)候，使能開關(guān)EN加一，并將當(dāng)前的顯示時(shí)間存入到使能所對(duì)應(yīng)的組寄存器中。寄存器模塊功能是當(dāng)記

6、錄模塊的使能信號(hào)來臨時(shí)，對(duì)應(yīng)的一組寄存器將當(dāng)前的時(shí)間存儲(chǔ)起來，到要用的時(shí)候再調(diào)用。回放模塊：當(dāng)回放開關(guān)按下形成一個(gè)脈沖的時(shí)候，使能開關(guān)PN加一，并將對(duì)應(yīng)的寄存器中信號(hào)送入數(shù)顯模塊。選擇模塊：通過使能開關(guān)PN來選擇所需要的信號(hào)送到數(shù)顯模塊，完成計(jì)數(shù)，記錄和回放的功能。數(shù)顯模塊：將選擇模塊的信號(hào)經(jīng)過譯碼后輸出對(duì)應(yīng)的時(shí)間顯示31數(shù)顯數(shù)字秒表計(jì)數(shù)分頻器記錄寄存器記錄開關(guān)回放開關(guān)圖1.總體設(shè)計(jì)框圖3.2分頻器模塊分頻器模塊所實(shí)現(xiàn)的具體功能是將50MHZ的信號(hào)轉(zhuǎn)化成所需要的100HZ的信號(hào)，所以需要對(duì)信號(hào)進(jìn)行的分頻，設(shè)計(jì)思想是：在程序內(nèi)設(shè)置具有某范圍的變

7、量隨時(shí)鐘計(jì)數(shù)，前一半輸出“0”，后一半輸出“1”。實(shí)現(xiàn)這個(gè)分頻器模塊的VHDL程序?yàn)椋篖IBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYfenpinlIS--------分頻器PORT(CLK_IN:INSTD_LOGIC;CLK_OUT:OUTSTD_LOGIC);ENDENTITYfenpinl;ARCHITECTUREstructureoffenpinlisconstantcount0:integer:=;begindivide_clk

8、:process(CLK_IN)variablen0:integerrange0to;beginIFRISING_EDGE(CLK_IN)THENif(n0<(co