晶圓封裝測試工序與半導體制造工藝流程19880

晶圓封裝測試工序與半導體制造工藝流程19880

ID:20221130

大?。?0.00 KB

頁數(shù):7頁

時間:2018-10-10

晶圓封裝測試工序與半導體制造工藝流程19880_第1頁
晶圓封裝測試工序與半導體制造工藝流程19880_第2頁
晶圓封裝測試工序與半導體制造工藝流程19880_第3頁
晶圓封裝測試工序與半導體制造工藝流程19880_第4頁
晶圓封裝測試工序與半導體制造工藝流程19880_第5頁
資源描述:

《晶圓封裝測試工序與半導體制造工藝流程19880》由會員上傳分享,免費在線閱讀,更多相關內容在行業(yè)資料-天天文庫。

1、晶圓封裝測試工序和半導體制造工藝流程19880一、IC檢測1.缺陷檢查DefectInspection2.DR-SEM(DefectReviewScanningElectronMicroscopy)用來檢測出晶圓上是否有瑕疵,主要是微塵粒子、刮痕、殘留物等問題。此外,對已印有電路圖案的圖案晶圓成品而言,則需要進行深次微米范圍之瑕疵檢測。一般來說,圖案晶圓檢測系統(tǒng)系以白光或雷射光來照射晶圓表面。再由一或多組偵測器接收自晶圓表面繞射出來的光線,并將該影像交由高功能軟件進行底層圖案消除,以辨識并發(fā)現(xiàn)瑕疵。3.CD-SE

2、M(CriticalDimensioinMeasurement)對蝕刻后的圖案作精確的尺寸檢測。二、IC封裝1.構裝(Packaging)IC構裝依使用材料可分為陶瓷(ceramic)及塑膠(plastic)兩種,而目前商業(yè)應用上則以塑膠構裝為主。以塑膠構裝中打線接合為例,其步驟依序為晶片切割(diesaw)、黏晶(diemount/diebond)、焊線(wirebond)、封膠(mold)、剪切/成形(trim/form)、印字(mark)、電鍍(plating)及檢驗(inspection)等。(1)晶片切

3、割(diesaw)晶片切割之目的為將前制程加工完成之晶圓上一顆顆之晶粒(die)切割分離。舉例來說:以0.2微米制程技術生產,每片八寸晶圓上可制作近六百顆以上的64M微量。欲進行晶片切割,首先必須進行晶圓黏片,而后再送至晶片切割機上進行切割。切割完后之晶粒井然有序排列于膠帶上,而框架的支撐避免了膠帶的皺褶與晶粒之相互碰撞。(2)黏晶(diemount/diebond)黏晶之目的乃將一顆顆之晶粒置于導線架上并以銀膠(epoxy)粘著固定。黏晶完成后之導線架則經由傳輸設備送至彈匣(magazine)內,以送至下一制程

4、進行焊線。(3)焊線(wirebond)IC構裝制程(Packaging)則是利用塑膠或陶瓷包裝晶粒與配線以成集成電路(IntegratedCircuit;簡稱IC),此制程的目的是為了制造出所生產的電路的保護層,避免電路受到機械性刮傷或是高溫破壞。最后整個集成電路的周圍會向外拉出腳架(Pin),稱之為打線,作為與外界電路板連接之用。(4)封膠(mold)封膠之主要目的為防止?jié)駳庥赏獠壳秩?、以機械方式支持導線、內部產生熱量之去除及提供能夠手持之形體。其過程為將導線架置于框架上并預熱,再將框架置于壓模機上的構裝模上

5、,再以樹脂充填并待硬化。(5)剪切/成形(trim/form)剪切之目的為將導線架上構裝完成之晶粒獨立分開,并把不需要的連接用材料及部份凸出之樹脂切除(dejunk)。成形之目的則是將外引腳壓成各種預先設計好之形狀,以便于裝置于電路板上使用。剪切與成形主要由一部沖壓機配上多套不同制程之模具,加上進料及出料機構所組成。(6)印字(mark)及電鍍(plating)印字乃將字體印于構裝完的膠體之上,其目的在于注明商品之規(guī)格及制造者等資訊。(7)檢驗(inspection)晶片切割之目的為將前制程加工完成之晶圓上一顆顆

6、之檢驗之目的為確定構裝完成之產品是否合與使用。其中項目包括諸如:外引腳之平整性、共面度、腳距、印字是否清晰及膠體是否有損傷等的外觀檢驗。(8)封裝制程處理的最后一道手續(xù),通常還包含了打線的過程。以金線連接芯片與導線架的線路,再封裝絕緣的塑料或陶瓷外殼,并測試集成電路功能是否正常。2.測試制程(InitialTestandFinalTest)(1)芯片測試(wafersort)(2)芯片目檢(dievisual)(3)芯片粘貼測試(dieattach)(4)壓焊強度測試(leadbondstrength)(5)穩(wěn)定

7、性烘焙(stabilizationbake)(6)溫度循環(huán)測試(temperaturecycle)(7)離心測試(constantacceleration)(8)滲漏測試(leaktest)(9)高低溫電測試(10)高溫老化(burn-in)(11)老化后測試(post-burn-inelectricaltestB.半導體制造工藝流程NPN高頻小功率晶體管制造的工藝流程為:外延片——編批——清洗——水汽氧化——一次光刻——檢查——清洗——干氧氧化——硼注入——清洗——UDO淀積——清洗——硼再擴散——二次光刻——

8、檢查——單結測試——清洗——干氧氧化——磷注入——清洗——鋁下CVD——清洗——發(fā)射區(qū)再擴散——三次光刻——檢查——雙結測試——清洗——鋁蒸發(fā)——四次光刻——檢查——氫氣合金——正向測試——清洗——鋁上CVD——檢查——五次光刻——檢查——氮氣烘焙——檢查——中測——中測檢查——粘片——減薄——減薄后處理——檢查——清洗——背面蒸發(fā)——貼膜——劃片——檢查——裂片——外觀

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。