晶圓封裝測(cè)試工序與半導(dǎo)體制造工藝流程19880

晶圓封裝測(cè)試工序與半導(dǎo)體制造工藝流程19880

ID:20221130

大?。?0.00 KB

頁數(shù):7頁

時(shí)間:2018-10-10

晶圓封裝測(cè)試工序與半導(dǎo)體制造工藝流程19880_第1頁
晶圓封裝測(cè)試工序與半導(dǎo)體制造工藝流程19880_第2頁
晶圓封裝測(cè)試工序與半導(dǎo)體制造工藝流程19880_第3頁
晶圓封裝測(cè)試工序與半導(dǎo)體制造工藝流程19880_第4頁
晶圓封裝測(cè)試工序與半導(dǎo)體制造工藝流程19880_第5頁
資源描述:

《晶圓封裝測(cè)試工序與半導(dǎo)體制造工藝流程19880》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、晶圓封裝測(cè)試工序和半導(dǎo)體制造工藝流程19880一、IC檢測(cè)1.缺陷檢查DefectInspection2.DR-SEM(DefectReviewScanningElectronMicroscopy)用來檢測(cè)出晶圓上是否有瑕疵,主要是微塵粒子、刮痕、殘留物等問題。此外,對(duì)已印有電路圖案的圖案晶圓成品而言,則需要進(jìn)行深次微米范圍之瑕疵檢測(cè)。一般來說,圖案晶圓檢測(cè)系統(tǒng)系以白光或雷射光來照射晶圓表面。再由一或多組偵測(cè)器接收自晶圓表面繞射出來的光線,并將該影像交由高功能軟件進(jìn)行底層圖案消除,以辨識(shí)并發(fā)現(xiàn)瑕疵。3.CD-SE

2、M(CriticalDimensioinMeasurement)對(duì)蝕刻后的圖案作精確的尺寸檢測(cè)。二、IC封裝1.構(gòu)裝(Packaging)IC構(gòu)裝依使用材料可分為陶瓷(ceramic)及塑膠(plastic)兩種,而目前商業(yè)應(yīng)用上則以塑膠構(gòu)裝為主。以塑膠構(gòu)裝中打線接合為例,其步驟依序?yàn)榫懈睿╠iesaw)、黏晶(diemount/diebond)、焊線(wirebond)、封膠(mold)、剪切/成形(trim/form)、印字(mark)、電鍍(plating)及檢驗(yàn)(inspection)等。(1)晶片切

3、割(diesaw)晶片切割之目的為將前制程加工完成之晶圓上一顆顆之晶粒(die)切割分離。舉例來說:以0.2微米制程技術(shù)生產(chǎn),每片八寸晶圓上可制作近六百顆以上的64M微量。欲進(jìn)行晶片切割,首先必須進(jìn)行晶圓黏片,而后再送至晶片切割機(jī)上進(jìn)行切割。切割完后之晶粒井然有序排列于膠帶上,而框架的支撐避免了膠帶的皺褶與晶粒之相互碰撞。(2)黏晶(diemount/diebond)黏晶之目的乃將一顆顆之晶粒置于導(dǎo)線架上并以銀膠(epoxy)粘著固定。黏晶完成后之導(dǎo)線架則經(jīng)由傳輸設(shè)備送至彈匣(magazine)內(nèi),以送至下一制程

4、進(jìn)行焊線。(3)焊線(wirebond)IC構(gòu)裝制程(Packaging)則是利用塑膠或陶瓷包裝晶粒與配線以成集成電路(IntegratedCircuit;簡(jiǎn)稱IC),此制程的目的是為了制造出所生產(chǎn)的電路的保護(hù)層,避免電路受到機(jī)械性刮傷或是高溫破壞。最后整個(gè)集成電路的周圍會(huì)向外拉出腳架(Pin),稱之為打線,作為與外界電路板連接之用。(4)封膠(mold)封膠之主要目的為防止?jié)駳庥赏獠壳秩?、以機(jī)械方式支持導(dǎo)線、內(nèi)部產(chǎn)生熱量之去除及提供能夠手持之形體。其過程為將導(dǎo)線架置于框架上并預(yù)熱,再將框架置于壓模機(jī)上的構(gòu)裝模上

5、,再以樹脂充填并待硬化。(5)剪切/成形(trim/form)剪切之目的為將導(dǎo)線架上構(gòu)裝完成之晶粒獨(dú)立分開,并把不需要的連接用材料及部份凸出之樹脂切除(dejunk)。成形之目的則是將外引腳壓成各種預(yù)先設(shè)計(jì)好之形狀,以便于裝置于電路板上使用。剪切與成形主要由一部沖壓機(jī)配上多套不同制程之模具,加上進(jìn)料及出料機(jī)構(gòu)所組成。(6)印字(mark)及電鍍(plating)印字乃將字體印于構(gòu)裝完的膠體之上,其目的在于注明商品之規(guī)格及制造者等資訊。(7)檢驗(yàn)(inspection)晶片切割之目的為將前制程加工完成之晶圓上一顆顆

6、之檢驗(yàn)之目的為確定構(gòu)裝完成之產(chǎn)品是否合與使用。其中項(xiàng)目包括諸如:外引腳之平整性、共面度、腳距、印字是否清晰及膠體是否有損傷等的外觀檢驗(yàn)。(8)封裝制程處理的最后一道手續(xù),通常還包含了打線的過程。以金線連接芯片與導(dǎo)線架的線路,再封裝絕緣的塑料或陶瓷外殼,并測(cè)試集成電路功能是否正常。2.測(cè)試制程(InitialTestandFinalTest)(1)芯片測(cè)試(wafersort)(2)芯片目檢(dievisual)(3)芯片粘貼測(cè)試(dieattach)(4)壓焊強(qiáng)度測(cè)試(leadbondstrength)(5)穩(wěn)定

7、性烘焙(stabilizationbake)(6)溫度循環(huán)測(cè)試(temperaturecycle)(7)離心測(cè)試(constantacceleration)(8)滲漏測(cè)試(leaktest)(9)高低溫電測(cè)試(10)高溫老化(burn-in)(11)老化后測(cè)試(post-burn-inelectricaltestB.半導(dǎo)體制造工藝流程N(yùn)PN高頻小功率晶體管制造的工藝流程為:外延片——編批——清洗——水汽氧化——一次光刻——檢查——清洗——干氧氧化——硼注入——清洗——UDO淀積——清洗——硼再擴(kuò)散——二次光刻——

8、檢查——單結(jié)測(cè)試——清洗——干氧氧化——磷注入——清洗——鋁下CVD——清洗——發(fā)射區(qū)再擴(kuò)散——三次光刻——檢查——雙結(jié)測(cè)試——清洗——鋁蒸發(fā)——四次光刻——檢查——?dú)錃夂辖稹驕y(cè)試——清洗——鋁上CVD——檢查——五次光刻——檢查——氮?dú)夂姹骸獧z查——中測(cè)——中測(cè)檢查——粘片——減薄——減薄后處理——檢查——清洗——背面蒸發(fā)——貼膜——?jiǎng)澠獧z查——裂片——外觀

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。