仵苗苗信工一班

仵苗苗信工一班

ID:32667874

大小:1.73 MB

頁(yè)數(shù):32頁(yè)

時(shí)間:2019-02-14

仵苗苗信工一班_第1頁(yè)
仵苗苗信工一班_第2頁(yè)
仵苗苗信工一班_第3頁(yè)
仵苗苗信工一班_第4頁(yè)
仵苗苗信工一班_第5頁(yè)
資源描述:

《仵苗苗信工一班》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、.本科畢業(yè)論文(設(shè)計(jì))題目:基于EP2C35F672C8&VHDL的數(shù)字鐘設(shè)計(jì)與仿真學(xué)生:仵苗苗學(xué)號(hào):201140930138學(xué)院:計(jì)算機(jī)與信息學(xué)院專業(yè):信息工程入學(xué)時(shí)間:2011年9月15日指導(dǎo)教師:劉德方職稱:助教完成日期:2015年4月1日...基于EP2C35F672C8&VHDL的數(shù)字鐘設(shè)計(jì)與仿真摘要:此課題給出了一種基于FPGA的多功能數(shù)字鐘方法,采用EDA作為開(kāi)發(fā)工具,VHDL語(yǔ)言和圖形輸入為硬件描述語(yǔ)言,QuartusII9.0作為運(yùn)行程序的平臺(tái),編寫的程序經(jīng)過(guò)調(diào)試運(yùn)行,波形仿真驗(yàn)

2、證,下載到EDA實(shí)驗(yàn)箱的FPGA芯片,實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。系統(tǒng)主芯片采用CycloneII系列EP2C35F672C8。采用自頂向下的設(shè)計(jì)思想,將系統(tǒng)分為五個(gè)版塊:分頻版塊、計(jì)時(shí)校時(shí)版塊、整點(diǎn)報(bào)時(shí)版塊、掃描顯示版塊、頂層版塊。用VHDL語(yǔ)言實(shí)現(xiàn)各個(gè)功能模塊,圖形輸入法生成頂層模塊.最后用QuartusII9.0軟件進(jìn)行功能仿真,驗(yàn)證數(shù)字鐘設(shè)計(jì)的正確性。測(cè)試結(jié)果表明本設(shè)計(jì)實(shí)現(xiàn)了一個(gè)多功能的數(shù)字鐘,具有時(shí)、分、秒計(jì)時(shí)顯示功能,以24小時(shí)循環(huán)計(jì)時(shí);具有校正小時(shí)和分鐘的功能;以及清零,整點(diǎn)報(bào)時(shí)功能。關(guān)鍵詞:E

3、DA技術(shù)、VHDL語(yǔ)言、FPGA、數(shù)字鐘、QuartusII9.0軟件、自頂向下ThedesignandsimulationofdigitalclockbasedonEP2C35F672C8&VHDLAbstract:ThisdesigngivesaFPGA-basedmultifunctionaldigitalclockusingEDAasadevelopmenttool,VHDLlanguageandgraphicalinputhardwaredescriptionlanguage,theQu

4、artusII9.asaplatformforrunningtheprogram,writtenproceduresdebuggingandrunning,thewaveformsimulationdownloadedtotheFPGAchiptoachievethedesigngoals.ThemainsystemchipCycloneIIseriesEP2C35F672C8adoptedatopdwndesignideas,thesystemisdividedintofivemodules:f

5、requencymodule,timingmodule,timermodule,displaymodule,thetop-levelmodule.WithVHDLvariousfunctionalmodules,graphicalinputmethodtogeneratethetop-levelmodule.LastQuartusIIundersimulation,toverifythecorrectnessofthedigitalclockdesign.Thetestresultsshowtha

6、tthedesignofamultifunctionaldigitalclock,withsecondstimedisplay,24-hourcycletiming;cleared,andthewholepointtimekeepingfunctions.Keywords:EDAtechnology;VHDLlanguage;FPGA;digitalclock;top-down;QuartusⅡ9.0...目錄1緒論11.1相關(guān)技術(shù)的發(fā)展及其未來(lái)11.2選題的目的和意義11.3研究方法和內(nèi)容22軟

7、件的開(kāi)發(fā)環(huán)境22.1FPGA及EP2C35F672C8芯片22.1.1FPGA的簡(jiǎn)介22.1.2EP2C35F672C832.2QUARTUSⅡ9.0軟件的應(yīng)用42.2.1QUARTUSⅡ9.0的概述42.2.3使用EDA工具的基本流程42.3VHDL語(yǔ)言53.1軟件設(shè)計(jì)的功能及流程圖63.2數(shù)字鐘的硬件構(gòu)成原理74軟件詳細(xì)設(shè)計(jì)與功能實(shí)現(xiàn)94.1軟件具體設(shè)計(jì)流程94.2分頻模塊功能的軟件設(shè)計(jì)與實(shí)現(xiàn)114.3計(jì)時(shí)校時(shí)模塊功能的軟件設(shè)計(jì)與實(shí)現(xiàn)114.4整點(diǎn)報(bào)時(shí)模塊功能的設(shè)計(jì)與實(shí)現(xiàn)174.5掃描譯碼顯示

8、模塊功能設(shè)計(jì)與實(shí)現(xiàn)174.6頂層模塊功能的軟件設(shè)計(jì)與實(shí)現(xiàn)195系統(tǒng)功能調(diào)試及分析206結(jié)論及展望216.1結(jié)論216.2展望22參考文獻(xiàn)23附錄23...1緒論眾所周知,現(xiàn)代社會(huì)的科技發(fā)展越來(lái)越迅速,其中信息產(chǎn)品的廣泛使用最為突出,不僅產(chǎn)品性能變強(qiáng),功能復(fù)雜,且更新速度更快。因此現(xiàn)如今人們的生活越來(lái)越多姿多彩。但是,你知道是什么支持信息電子產(chǎn)業(yè)迅速成長(zhǎng)嗎?微電子制造工藝水準(zhǔn)的提升和電子產(chǎn)品設(shè)計(jì)拓展技術(shù)的成長(zhǎng)絕對(duì)當(dāng)仁不讓。前一個(gè)代表微細(xì)加工技術(shù),而后一個(gè)代表電子設(shè)計(jì)自動(dòng)化(elect

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。