資源描述:
《cpld測試方法研究new》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、2010年1月電子測試Jan.2010第1期ELECTRONICTESTNo.1CPLD測試方法研究于明(集成電路測試技術(shù)研究中心BJAST北京自動測試技術(shù)研究所)摘要:CPLD是集成電路中最常用的器件之一,CPLD的工藝不斷改進,使得它的集成度和工作速度也在不斷增加。因此,對于CPLD的測試變得越來越重要。本文在詳細研究CPLD內(nèi)部結(jié)構(gòu)的基礎(chǔ)上,基于“分治法”的基本思路對CPLD的測試理論和方法做了探索性研究,并且建立了測試模型以針對實際的CPLD器件測試。關(guān)鍵詞:CPLD;測試模式;分治法中圖分類號:TN407文獻標識碼:BStu
2、dyofCPLDtestingYuMing(CenterofICTestTechnology,BJAST,BeijingIntstituteofAuto-TestingTechnology,Beijing,100088)Abstract:Amongalltheelements,CPLD(ComplexProgrammableLogicDevice)isoneofthewidestusedchips.ThetechnicsoftheCPLDSissoimprovedthatitsintegrationdegreeandtheworkin
3、gspeedisgraduallyenhanced.Asaresult,theresearchofCPLDtestingbecomesmoreandmoreimportant.BasedonadetailedanalysisofthearchitechtureofCPLDs,thisdissertationgivesoutatechnologytotestCPLDsandatestingplatformforthetestingofactualCPLDdevices.Keywords:CPLD;testingplatform;deta
4、iledanalysis0引言路對CPLD的測試理論和方法做探索性研究。本文的研究基于集成電路測試系統(tǒng)BC3192V50CPLD(ComplexProgrammableLogicDevice)環(huán)境下進行。在該系統(tǒng)所提供的資源范圍內(nèi)進行的是一種可編程器件,它的出現(xiàn)使得新產(chǎn)品的開發(fā)周CPLD測試開發(fā)和測試方法研究工作。BC3192V50期大大縮短,開發(fā)成本得到節(jié)省。隨著CPLD被測試系統(tǒng)是由北京自動測試技術(shù)研究所研制開發(fā)的,廣泛應用到各個領(lǐng)域,對其準確性和可靠性的要基于當前國際先進VXI總線的數(shù)?;旌霞呻娐窚y求也變得越來越高。所以,對C
5、PLD器件故障的試系統(tǒng)。適于大容量、多管腳的可編程芯片測試。檢測和診斷方法技術(shù)的研究就顯得尤為重要。本本文主要目的是通過基于BC3192V50測試系文正是針對上述問題,以AltraMAX7000系列統(tǒng),對CPLD器件的測試方法測試模型進行研究。EMP7064SLC84-10為主要的研究對象,在詳細研在同一個操作流程中完成對CPLD芯片的多次“配究器件內(nèi)部結(jié)構(gòu)的基礎(chǔ)上,基于“分治”的基本思置一測試”過程,減少操作環(huán)節(jié),提高CPLD芯片38集成電路測試技術(shù)2010.1的測試效率。其核心問題是建立什么樣的測試模型全局總線相連接。以達到故障的
6、高覆蓋率,以及針對模型施加什么樣MAX7000系列,布線資源簡單,且在測試其的激勵可以使故障激活,并且便于在輸出端觀察結(jié)他資源中重復用到,本文以宏單元,觸發(fā)器,I/O果。測試模型最少化,測試向量高效化是主要目標。資源測試為主要研究對象。最終提出分塊測試模型,并給出相應優(yōu)化測試向量,以在測試系統(tǒng)上實施測試。2有關(guān)PLA的研究1AltraMAX7000系列CPLD的主要PLA結(jié)構(gòu)(見圖2)類似于CPLD宏單元中與特點或陣列,有關(guān)CPLD的研究多集中在早期對于PLA的研究上。通過增加外圍電路,建立可測性結(jié)構(gòu),MAX7000系列體系架構(gòu)(見圖
7、1)包括如下的并施加相應的測試向量來進行PLA的故障檢測。組成部分:邏輯陣列塊(Logicarrayblocks),宏單元(Macrocells),擴展乘積項(Expanderproductterms),可編程互聯(lián)陣列(Programmableinterconnectarray),I/0控制塊(I/Ocontrolblocks)。圖2PLA結(jié)構(gòu)雖然這樣的設(shè)計理論是可行的,但對實際CPLD器件,其操作和控制很困難。實際器件的與或陣列是混合在宏單元中的重要組成部分,技術(shù)上還不可能去控制陣列中的一個節(jié)點。要進而圖1MAX7000系列的體系架
8、構(gòu)對某一個節(jié)點加載外圍電路做到對節(jié)點的控制和MAX7000構(gòu)架當中包含有4個專用的輸入管檢測,在硬件或是軟件上都是很難實現(xiàn)的。其次,腳,可以用來作為普通的輸入管腳,或者作為每這些可測性的討論大都需要引入外圍電路作為可一個