資源描述：
《cpld測(cè)試方法研究new》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、2010年1月電子測(cè)試Jan.2010第1期ELECTRONICTESTNo.1CPLD測(cè)試方法研究于明（集成電路測(cè)試技術(shù)研究中心BJAST北京自動(dòng)測(cè)試技術(shù)研究所）摘要：CPLD是集成電路中最常用的器件之一，CPLD的工藝不斷改進(jìn)，使得它的集成度和工作速度也在不斷增加。因此，對(duì)于CPLD的測(cè)試變得越來(lái)越重要。本文在詳細(xì)研究CPLD內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，基于“分治法”的基本思路對(duì)CPLD的測(cè)試?yán)碚摵头椒ㄗ隽颂剿餍匝芯浚⑶医⒘藴y(cè)試模型以針對(duì)實(shí)際的CPLD器件測(cè)試。關(guān)鍵詞：CPLD；測(cè)試模式；分治法中圖分類號(hào)：TN407文獻(xiàn)標(biāo)識(shí)碼：BStu
2、dyofCPLDtestingYuMing(CenterofICTestTechnology,BJAST,BeijingIntstituteofAuto-TestingTechnology,Beijing,100088)Abstract:Amongalltheelements，CPLD（ComplexProgrammableLogicDevice）isoneofthewidestusedchips．ThetechnicsoftheCPLDSissoimprovedthatitsintegrationdegreeandtheworkin
3、gspeedisgraduallyenhanced.Asaresult,theresearchofCPLDtestingbecomesmoreandmoreimportant.BasedonadetailedanalysisofthearchitechtureofCPLDs,thisdissertationgivesoutatechnologytotestCPLDsandatestingplatformforthetestingofactualCPLDdevices.Keywords:CPLD；testingplatform；deta
4、iledanalysis0引言路對(duì)CPLD的測(cè)試?yán)碚摵头椒ㄗ鎏剿餍匝芯?。本文的研究基于集成電路測(cè)試系統(tǒng)BC3192V50CPLD（ComplexProgrammableLogicDevice）環(huán)境下進(jìn)行。在該系統(tǒng)所提供的資源范圍內(nèi)進(jìn)行的是一種可編程器件，它的出現(xiàn)使得新產(chǎn)品的開發(fā)周CPLD測(cè)試開發(fā)和測(cè)試方法研究工作。BC3192V50期大大縮短，開發(fā)成本得到節(jié)省。隨著CPLD被測(cè)試系統(tǒng)是由北京自動(dòng)測(cè)試技術(shù)研究所研制開發(fā)的，廣泛應(yīng)用到各個(gè)領(lǐng)域，對(duì)其準(zhǔn)確性和可靠性的要基于當(dāng)前國(guó)際先進(jìn)VXI總線的數(shù)?；旌霞呻娐窚y(cè)求也變得越來(lái)越高。所以，對(duì)C
5、PLD器件故障的試系統(tǒng)。適于大容量、多管腳的可編程芯片測(cè)試。檢測(cè)和診斷方法技術(shù)的研究就顯得尤為重要。本本文主要目的是通過(guò)基于BC3192V50測(cè)試系文正是針對(duì)上述問(wèn)題，以AltraMAX7000系列統(tǒng)，對(duì)CPLD器件的測(cè)試方法測(cè)試模型進(jìn)行研究。EMP7064SLC84-10為主要的研究對(duì)象，在詳細(xì)研在同一個(gè)操作流程中完成對(duì)CPLD芯片的多次“配究器件內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，基于“分治”的基本思置一測(cè)試”過(guò)程，減少操作環(huán)節(jié)，提高CPLD芯片38集成電路測(cè)試技術(shù)2010.1的測(cè)試效率。其核心問(wèn)題是建立什么樣的測(cè)試模型全局總線相連接。以達(dá)到故障的
6、高覆蓋率，以及針對(duì)模型施加什么樣MAX7000系列，布線資源簡(jiǎn)單，且在測(cè)試其的激勵(lì)可以使故障激活，并且便于在輸出端觀察結(jié)他資源中重復(fù)用到，本文以宏單元，觸發(fā)器，I/O果。測(cè)試模型最少化，測(cè)試向量高效化是主要目標(biāo)。資源測(cè)試為主要研究對(duì)象。最終提出分塊測(cè)試模型，并給出相應(yīng)優(yōu)化測(cè)試向量，以在測(cè)試系統(tǒng)上實(shí)施測(cè)試。2有關(guān)PLA的研究1AltraMAX7000系列CPLD的主要PLA結(jié)構(gòu)（見圖2）類似于CPLD宏單元中與特點(diǎn)或陣列,有關(guān)CPLD的研究多集中在早期對(duì)于PLA的研究上。通過(guò)增加外圍電路，建立可測(cè)性結(jié)構(gòu)，MAX7000系列體系架構(gòu)(見圖
7、1）包括如下的并施加相應(yīng)的測(cè)試向量來(lái)進(jìn)行PLA的故障檢測(cè)。組成部分：邏輯陣列塊(Logicarrayblocks)，宏單元（Macrocells），擴(kuò)展乘積項(xiàng)(Expanderproductterms)，可編程互聯(lián)陣列(Programmableinterconnectarray)，I／0控制塊(I/Ocontrolblocks)。圖2PLA結(jié)構(gòu)雖然這樣的設(shè)計(jì)理論是可行的，但對(duì)實(shí)際CPLD器件，其操作和控制很困難。實(shí)際器件的與或陣列是混合在宏單元中的重要組成部分，技術(shù)上還不可能去控制陣列中的一個(gè)節(jié)點(diǎn)。要進(jìn)而圖1MAX7000系列的體系架
8、構(gòu)對(duì)某一個(gè)節(jié)點(diǎn)加載外圍電路做到對(duì)節(jié)點(diǎn)的控制和MAX7000構(gòu)架當(dāng)中包含有4個(gè)專用的輸入管檢測(cè)，在硬件或是軟件上都是很難實(shí)現(xiàn)的。其次，腳，可以用來(lái)作為普通的輸入管腳，或者作為每這些可測(cè)性的討論大都需要引入外圍電路作為可一個(gè)
