資源描述:
《SoC設(shè)計(jì)11-低功耗》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、第十一章低功耗設(shè)計(jì)內(nèi)容大綱為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)內(nèi)容大綱為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)為什么需要低功耗設(shè)計(jì)便攜式設(shè)備——電池壽命桌面系統(tǒng)——高功耗高功耗對(duì)系統(tǒng)的影響系統(tǒng)可靠性系統(tǒng)性能系統(tǒng)生產(chǎn)及封裝成本系統(tǒng)散熱成本內(nèi)容大綱為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)功耗的類(lèi)型負(fù)載電容充放電時(shí)引起的功耗,稱(chēng)為動(dòng)態(tài)功耗翻轉(zhuǎn)功耗是數(shù)字電路要完成功能計(jì)算所必須消耗的功耗,稱(chēng)為有效功耗短路功耗是
2、由于CMOS在翻轉(zhuǎn)過(guò)程中PMOS管和NMOS管同時(shí)導(dǎo)通時(shí)消耗的功耗,稱(chēng)為無(wú)效功耗漏電流引起的功耗,稱(chēng)為靜態(tài)功耗動(dòng)態(tài)功耗——翻轉(zhuǎn)功耗CMOS電路中的動(dòng)態(tài)電流動(dòng)態(tài)功耗——短路功耗CMOS電路中的短路電流靜態(tài)功耗在CMOS電路中靜態(tài)功耗主要是由漏電流引起的功耗。漏電流主要由以下幾部分組成:PN結(jié)反向電流I1(PN-junctionReverseCurrent)源極和漏極之間的亞閾值漏電流I2(Sub-thresholdCurrent)柵極漏電流,包括柵極和漏極之間的感應(yīng)漏電流I3(GateInducedDrainLeakage)柵極和襯底之間
3、的隧道漏電流I4(GateTunneling)漏電流CMOS工藝的發(fā)展與功耗的變化TSMC和BPTM的工藝下晶體管的各種參數(shù)CMOS工藝的發(fā)展與功耗的變化在不同工藝下的MOS管漏電流的組成CMOS工藝的發(fā)展與功耗的變化不同電壓、不同工藝、不同頻率及不同晶體管數(shù)目下CMOS電路的功耗實(shí)例(源自Intel)SoC中的主要功耗兩個(gè)典型的SoC系統(tǒng)中的功耗組成SoC中的主要功耗ARM946-S中系統(tǒng)功耗的組成部分內(nèi)容大綱為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)低功耗反饋的前向設(shè)計(jì)方法各層次優(yōu)化方法及優(yōu)
4、化效果內(nèi)容大綱為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)工藝優(yōu)化多閾值工藝(Multi-VtDesign)方法電源門(mén)控(PowerGating)方法工藝優(yōu)化——多閾值工藝閾值與漏電流的關(guān)系工藝優(yōu)化——多閾值工藝一種使用多閾值工藝的設(shè)計(jì)流程工藝優(yōu)化——電源門(mén)控方法電源閘門(mén)方法電壓優(yōu)化體偏置(BodyBias)多電壓(Multi-VoltageScaling)電壓優(yōu)化——體偏置用于體偏置的三阱結(jié)構(gòu)MOS管電壓優(yōu)化——多電壓多電壓設(shè)計(jì)門(mén)控時(shí)鐘技術(shù)預(yù)計(jì)算門(mén)控時(shí)鐘門(mén)控時(shí)鐘技術(shù)——預(yù)計(jì)算預(yù)計(jì)算是指通過(guò)判斷輸
5、入向量在滿(mǎn)足一些特定條件時(shí)將輸入釋放或屏蔽簡(jiǎn)單的停時(shí)鐘電路門(mén)控時(shí)鐘技術(shù)——門(mén)控時(shí)鐘門(mén)控時(shí)鐘即用邏輯門(mén)電路控制模塊時(shí)鐘的停或開(kāi)簡(jiǎn)單停時(shí)鐘電路簡(jiǎn)單的門(mén)控電路產(chǎn)生時(shí)鐘毛刺門(mén)控時(shí)鐘技術(shù)——門(mén)控時(shí)鐘使用鎖存器停時(shí)鐘帶鎖存器的停時(shí)鐘單元工作波形圖門(mén)控時(shí)鐘的RTL代碼always@(CLKorCLK_EN)if(!CLK)CLK_TEMP<=CLK_EN;assignGCLK=CLK&CLK_TEMP;門(mén)控時(shí)鐘的可測(cè)性設(shè)計(jì)測(cè)試模式下門(mén)控時(shí)鐘單元被旁路門(mén)控時(shí)鐘的時(shí)鐘樹(shù)設(shè)計(jì)在時(shí)鐘樹(shù)的根處停GCLK門(mén)級(jí)優(yōu)化技術(shù)毛刺的消除邏輯級(jí)優(yōu)化物理級(jí)優(yōu)化控制輸入向量門(mén)級(jí)
6、優(yōu)化技術(shù)——毛刺的消除這里的毛刺是指由于電路中信號(hào)的傳輸延遲引起的不必要的翻轉(zhuǎn),它的存在會(huì)引起很大的動(dòng)態(tài)功耗消除毛刺前的電路消除毛刺后的電路門(mén)級(jí)優(yōu)化技術(shù)——邏輯級(jí)優(yōu)化調(diào)整門(mén)的大小引腳的重分配重排序操作重新映射門(mén)級(jí)優(yōu)化技術(shù)——物理級(jí)優(yōu)化物理級(jí)優(yōu)化主要通過(guò)減少翻轉(zhuǎn)和減少負(fù)載電容來(lái)降低系統(tǒng)的功耗物理級(jí)優(yōu)化主要有以下幾種方法:使用低功耗的庫(kù)設(shè)計(jì)低功耗的布局規(guī)劃基于功耗優(yōu)化的布局規(guī)劃通過(guò)布局布線來(lái)減少毛刺在優(yōu)化布局的時(shí)候調(diào)整緩沖器和連線的大小調(diào)整晶體管的大小減少負(fù)載電容門(mén)級(jí)優(yōu)化技術(shù)——控制輸入向量不同的輸入向量條件下漏電流差別門(mén)級(jí)優(yōu)化技術(shù)——控制
7、輸入向量控制輸入向量的方法低功耗SoC系統(tǒng)的動(dòng)態(tài)管理動(dòng)態(tài)電壓及頻率調(diào)節(jié)技術(shù)低功耗操作系統(tǒng)存儲(chǔ)器功耗控制動(dòng)態(tài)電壓及頻率調(diào)節(jié)技術(shù)動(dòng)態(tài)電壓及動(dòng)態(tài)頻率調(diào)節(jié)(DVFS,DynamicVoltageandDynamicFrequencyScaling)技術(shù)是一種通過(guò)將不同電路模塊的工作電壓及工作頻率調(diào)低到恰好滿(mǎn)足系統(tǒng)最低要求,來(lái)實(shí)時(shí)降低系統(tǒng)中不同電路模塊功耗的方法該技術(shù)基于這樣一種觀察結(jié)果,即電路模塊中的最大時(shí)鐘頻率和電壓是緊密相關(guān)的低功耗操作系統(tǒng)加入了功耗管理機(jī)制的操作系統(tǒng)存儲(chǔ)器功耗控制存儲(chǔ)器單元的優(yōu)化,包括減小漏電流,如雙閾值的SRAM單元、門(mén)
8、控電源的SRAM單元或者門(mén)控接地的SRAM單元等,使用功耗可控的DRAM分層的存儲(chǔ)器,將一大塊存儲(chǔ)器劃分為幾個(gè)單獨(dú)時(shí)鐘和電壓可控的小段,使用小段,每一個(gè)存儲(chǔ)器段都工作在不同的功耗模式下存儲(chǔ)器管理使用多種功耗