資源描述：
《可編程邏輯器件結構和工作原理.ppt》由會員上傳分享，免費在線閱讀，更多相關內容在行業(yè)資料-天天文庫。
1、可編程邏輯器件結構和 工作原理溫國忠主要內容CPLD結構和邏輯實現(xiàn)原理基于查找表的FPGA結構與邏輯實現(xiàn)原理基于乘積項（Product-Term)的PLD結構采用這種結構的PLD芯片有：Altera的MAX7000，MAX3000系列,Xilinx的XC9500系列和Lattice的大部分產品PLD的內部結構PLD可分為三塊結構宏單元（Marocell)可編程連線（PIA)I/O控制塊宏單元是PLD的基本結構，由它來實現(xiàn)基本的邏輯功能。圖中蘭色部分是多個宏單元的集合?？删幊踢B線負責信號傳遞，連接所有的宏單元。I/O控制塊負責輸入輸出的電氣特性控制，如可以設定集電
2、極開路輸出，三態(tài)輸出等。圖中左上的INPUT/GCLK1，INPUT/GCLRn,INPUT/OE1,INPUT/OE2是全局時鐘，清零和輸出使能信號，這幾個信號有專用連線與PLD中每個宏單元相連，信號到每個宏單元的延時相同并且延時最短。宏單元結構宏單元結構特點左側是乘積項陣列，實際就是一個與或陣列，每一個交叉點都是一個可編程熔絲，如果導通就是實現(xiàn)“與”邏輯。后面的乘積項選擇矩陣是一個“或”陣列。兩者一起完成組合邏輯。圖右側是一個可編程D觸發(fā)器，它的時鐘，清零輸入都可以編程選擇，可以使用專用的全局清零和全局時鐘，也可以使用內部邏輯（乘積項陣列）產生的時鐘和清零。
3、如果不需要觸發(fā)器，也可以將此觸發(fā)器旁路，信號直接輸給PIA或輸出到I/O腳。PLD的邏輯實現(xiàn)原理下面我們以一個簡單的電路為例,具體說明PLD是如何利用以上結構實現(xiàn)邏輯的，電路如下圖：假設組合邏輯的輸出(AND3的輸出)為f，則f=(A+B)*C*(!D)=A*C*!D+B*C*!D(我們以!D表示D的“非”）PLD將以下面的方式來實現(xiàn)組合邏輯f：A,B,C,D由PLD芯片的管腳輸入后進入可編程連線陣列（PIA)，在內部會產生A,A反,B,B反,C,C反,D,D反8個輸出。圖中每一個叉表示相連（可編程熔絲導通），所以得到：f=f1+f2=(A*C*!D)+(B*C
4、*!D)。這樣組合邏輯就實現(xiàn)了圖電路中D觸發(fā)器的實現(xiàn)比較簡單，直接利用宏單元中的可編程D觸發(fā)器來實現(xiàn)。時鐘信號CLK由I/O腳輸入后進入芯片內部的全局時鐘專用通道，直接連接到可編程觸發(fā)器的時鐘端。可編程觸發(fā)器的輸出與I/O腳相連，把結果輸出到芯片管腳。這樣PLD就完成了圖所示電路的功能。以上這些步驟都是由軟件自動完成的，不需要人為干預復雜邏輯的實現(xiàn)對于一個復雜的電路，一個宏單元是不能實現(xiàn)的，這時就需要通過并聯(lián)擴展項和共享擴展項將多個宏單元相連，宏單元的輸出也可以連接到可編程連線陣列，再做為另一個宏單元的輸入。這樣PLD就可以實現(xiàn)更復雜邏輯查找表（Look-Up-
5、Table)的原理與結構采用這種結構的PLD芯片我們也可以稱之為FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。查找表（Look-Up-Table)采用這種結構的PLD芯片我們也可以稱之為FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。查找表（Look-Up-Table)的原理查找表（Look-Up-Table)簡稱為LUT，LUT本質上就是一個RAM。目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16x1的RAM。當用戶通過原
6、理圖或HDL語言描述了一個邏輯電路以后，PLD/FPGA開發(fā)軟件會自動計算邏輯電路的所有可能的結果，并把結果事先寫入RAM,這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應的內容，然后輸出即可LUT實現(xiàn)原理下面是一個4輸入與門的例子：實際邏輯電路LUT的實現(xiàn)方式a,b,c,d輸入邏輯輸出地址RAM中存儲的內容00000000000001000010....0...01111111111基于LUT的FPGA的結構我們看一看xilinxSpartan-II的內部結構，如下圖：Spartan-II主要包括：CLB（包括兩個Slice）可編程連線
7、I/O塊RAM塊在spartan-II中，一個CLB包括2個Slices,每個slices包括兩個LUT，兩個觸發(fā)器和相關邏輯。Slices可以看成是SpartanII實現(xiàn)邏輯的最基本結構Slices結構查找表結構的FPGA邏輯實現(xiàn)原理下面我們以一個簡單的電路為例,具體說明FPGA是如何利用以上結構實現(xiàn)邏輯的，電路如下圖：A,B,C,D由FPGA芯片的管腳輸入后進入可編程連線，然后作為地址線連到到LUT，LUT中已經事先寫入了所有可能的邏輯結果，通過地址查找到相應的數據然后輸出，這樣組合邏輯就實現(xiàn)了。該電路中D觸發(fā)器是直接利用LUT后面D觸發(fā)器來實現(xiàn)。時鐘信號C
8、LK由I/O腳輸入后進入
