資源描述：
《testbench設(shè)計與modelsim功能仿真.ppt》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、Testbench設(shè)計與Modelsim邏輯仿真溫國忠主要內(nèi)容1.Testbench設(shè)計2.Modelsim仿真工具的使用3.計數(shù)器模塊的testbench設(shè)計與仿真4.數(shù)字跑表的testbench設(shè)計與功能仿真系統(tǒng)產(chǎn)品設(shè)計規(guī)范典型的PLD流程設(shè)計輸入RTL仿真設(shè)計綜合門級仿真布局和布線時序分析系統(tǒng)上驗證修改設(shè)計功能仿真為了驗證設(shè)計項目是否正確，需要對設(shè)計項目進行仿真仿真是利用HDL語言進行硬件設(shè)計的一個必不可少的步驟功能仿真目的：對設(shè)計進行不帶器件延時信息的邏輯功能仿真，驗證電路功能是否滿足設(shè)計要求DUT查看輸出波形TESTBENCH產(chǎn)生時鐘信號//復(fù)位信號產(chǎn)生initialbeg
2、inreset=1'b0;#100reset=1'b1;#10reset=1'b0;end產(chǎn)生復(fù)位信號//時鐘產(chǎn)生模塊initialbeginclk=1'b0;endalways#5clk=~clk;計數(shù)器模塊tb設(shè)計與modelsim仿真要求：1.該計數(shù)器的rst輸入端用于清零，en端用于控制計數(shù)器工作，clk為時鐘脈沖輸入端，cnt[3:0]為4位二進制計數(shù)器輸出端。2.計數(shù)器模塊的testbench設(shè)計3.用modelsim進行功能仿真12進制計數(shù)器真值表輸入輸出clrenclkCnt[3]Cnt[2]Cnt[1]Cnt[0]1xx000000x不變不變不變不變01計數(shù)值加1M
3、odelsim仿真波形LED數(shù)碼管驅(qū)動模塊tb設(shè)計與仿真led數(shù)碼管驅(qū)動程序設(shè)計：它包含兩個功能模塊，一是計數(shù)器模塊（cnt10a），另一個7段顯示譯碼模塊（decl7s2），rst是復(fù)位信號，ena是計數(shù)使然信號。數(shù)字跑表模塊tb設(shè)計與modelsim仿真要求：1.設(shè)計一個數(shù)字跑表模塊。2.數(shù)字跑表模塊的testbench設(shè)計3.用modelsim進行功能仿真百分秒計數(shù)器秒計數(shù)器分計數(shù)器flag1flag2pause跑表模塊clkresetms_hms_ls_hs_lm_hm_l設(shè)計方案功能仿真---編寫testbenchmoduletb_paobiao;regclk,reset,
4、pause;wire[3:0]ms_h,ms_l,s_h,s_l,m_h,m_l;paobiaou_paobiao(clk,reset,pause,ms_h,ms_l,s_h,s_l,m_h,m_l);//時鐘產(chǎn)生模塊initialbeginclk=1'b0;endalways#5clk=~clk;//復(fù)位信號產(chǎn)生initialbeginreset=1'b0;#100reset=1'b1;#10reset=1'b0;end//暫停信號產(chǎn)生initialbeginpause=1'b1;#300pause=1'b0;#119905pause=1'b1;#30pause=1'b0;ende
5、ndmodule仿真波形ModelSim仿真工具由Model技術(shù)公司開發(fā)工業(yè)上最通用的仿真器之一支持Verilog和VHDL仿真基本仿真步驟1?建立庫2?映射庫到物理目錄3?編譯源代碼-所有的HDL代碼必須被編譯-Verilog和VHDL是不同的4?啟動仿真器5?執(zhí)行仿真ModelSim產(chǎn)品ModelSim/VHDL或者ModelSim/VerilogOEMModelSim/LNL許可Verilog或者VHDL，但是不同時許可ModelSim/PLUS設(shè)計者能立刻混合仿真Verilog和VHDLModelSim/SE首要的版本PLUS的所有功能連同附加功能Model技術(shù)公司的Mode
6、lSimmain主窗口:structure結(jié)構(gòu)窗口process處理窗口:Signal&variable信號和變量窗口dataflow數(shù)據(jù)流窗口source源窗口Wave&list波形和列表窗口
