資源描述：
《防撞雷達鋸齒波信號處理fpgadsp碩士論文》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學術(shù)論文-天天文庫。
1、鋸齒波FMCW汽車防撞雷達信號處理系統(tǒng)研究【摘要】汽車防撞雷達的研究與開發(fā)是解決日益增加的高速公路交通事故的有效途徑,國內(nèi)對汽車防撞雷達的研制目前還處于理論研究與實驗調(diào)試階段。信號處理系統(tǒng)是防撞雷達系統(tǒng)的核心與技術(shù)難點,對其進行深入的研究與開發(fā)有深遠意義。本文結(jié)合實際工程項目,介紹了一種鋸齒波FMCW體制汽車防撞雷達信號處理系統(tǒng)的工作原理與工程實現(xiàn)方法,并給出了系統(tǒng)調(diào)試與外場實驗結(jié)果。原理分析方面,重點介紹了鋸齒波FMCW信號處理原理以及距離多普勒處理方法;工程實現(xiàn)方面,首先對信號處理系統(tǒng)FPGA+DSP硬件架構(gòu)做
2、了描述,分析了硬件系統(tǒng)中各主要器件的技術(shù)參數(shù)與選型標準,介紹了部分電路的原理圖設(shè)計結(jié)果,對關(guān)鍵電路的信號完整性進行了仿真,運用Cadence軟件設(shè)計完成了信號處理PCB板;FPGA與DSP的軟件設(shè)計是信號處理系統(tǒng)軟件設(shè)計重點,根據(jù)FPGA與DSP各自不同的功能劃分,分別對FPGA主要模塊以及DSP主要算法程序的設(shè)計思想、功能等進行了介紹,并完成FPGA時序仿真與DSP算法仿真;信號處理系統(tǒng)硬軟件調(diào)試與外場實驗是工程項目的重要工作內(nèi)容,文中分析了系統(tǒng)調(diào)試的過程與結(jié)果,最后對外場實驗得到的主要結(jié)論進行了闡述。?更多還原
3、【Abstract】Researchanddevelopmentoftheautomotiveanti-collisionradarisaneffectivewaytosolvetheincreasingcartrafficaccidents,domesticautomotiveanti-collisionradardevelopmentisstillinthetheoreticalresearchandexperimentalcommissioningstage.Signalprocessingsystemist
4、hecoreandtechnicaldifficultyofanti-collisionradarsystem,itsin-depthresearchanddevelopmenthasfar-reachingsignificance.Consideringtheactualengineeringproject,thispaperintroducestheworkingp...?更多還原【關(guān)鍵詞】防撞雷達；鋸齒波；信號處理；FPGA；DSP；【Keywords】Anti-collisionRadar；STW；Sign
5、alProcessing；FPGA；DSP；摘要3-4Abstract4第一章緒論8-101.1論文研究背景和意義81.2國內(nèi)外研究現(xiàn)狀8-91.3論文主要工作與章節(jié)安排9-10第二章信號處理基本原理及信號處理系統(tǒng)工作原理10-282.1鋸齒波FMCW信號分析10-132.2鋸齒波FMCW信號處理基本原理13-152.2.1雷達接收數(shù)據(jù)存儲方式13-142.2.2信號處理基本原理14-152.3信號處理系統(tǒng)工作原理15-242.3.1信號處理系統(tǒng)技術(shù)指標15-162.3.2信號處理流程及信號處理系統(tǒng)工作原理16-2
6、42.4算法仿真24-282.4.1仿真參數(shù)設(shè)置25-262.4.2仿真結(jié)果26-28第三章信號處理系統(tǒng)硬件設(shè)計28-463.1數(shù)據(jù)采集電路28-303.1.1抗混疊濾波電路、運放電路293.1.2A/D變換器電路29-303.2時鐘電路30-313.2.160MHz基準時鐘30-313.2.2晶振G1、G2時鐘313.3數(shù)字信號處理器與FPGA31-343.3.1數(shù)字信號處理器31-323.3.2FPGA32-333.3.3DSP與FPGA外掛存儲器33-343.4通信接口與狀態(tài)指示燈電路34-363.4.1CA
7、N總線接口34-353.4.2RS232與RS422接口電路35-363.4.3狀態(tài)指示燈電路363.5電源要求與功耗分析36-383.5.1電源要求分析36-373.5.2實現(xiàn)方法與電路37-383.6PCB設(shè)計38-463.6.1Cadence16.0簡介393.6.2PCB設(shè)計約束分析39-403.6.3PCB布局40-413.6.4PCB布線413.6.5PCB電磁兼容（EMC）設(shè)計41-423.6.6PCB仿真示例42-433.6.7PCB實現(xiàn)43-46第四章信號處理系統(tǒng)軟件設(shè)計46-604.1軟件設(shè)計總
8、體考慮46-484.1.1實現(xiàn)方法46-474.1.2軟件的組織和時序474.1.3運算時間和存儲量估計47-484.2FPGA軟件設(shè)計48-534.2.1FPGA設(shè)計基本要素484.2.2DCM時鐘模塊設(shè)計48-494.2.3譯碼模塊、定時模塊設(shè)計49-504.2.4A/D接口模塊、FIFO模塊設(shè)計50-514.2.5UART模塊設(shè)計51-534.3DSP
