ip核復(fù)用的系統(tǒng)芯片soc設(shè)計(jì)技術(shù)new

《ip核復(fù)用的系統(tǒng)芯片soc設(shè)計(jì)技術(shù)new》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、http://www.paper.edu.cnIP核復(fù)用的系統(tǒng)芯片SoC設(shè)計(jì)技術(shù)李茜北京郵電大學(xué)，北京（100876）E-mail：madder205@gmail.com摘要：本文介紹了系統(tǒng)芯片SoC的特點(diǎn)及IP核復(fù)用技術(shù)，著重從IP核復(fù)用技術(shù)方面探討了SoC設(shè)計(jì)中的關(guān)鍵技術(shù)問題，討論了IP復(fù)用技術(shù)的優(yōu)勢(shì)。最后，對(duì)IP核復(fù)用在SoC設(shè)計(jì)中的發(fā)展前景做出展望。關(guān)鍵詞：SoC，IP核，IP復(fù)用1.引言隨著集成電路制造技術(shù)的快速發(fā)展，使IC設(shè)計(jì)進(jìn)入了系統(tǒng)芯片SoC（SystemonChip）的時(shí)代。SoC極大地縮小系統(tǒng)體積、提高了系統(tǒng)的性能；采用基于I

2、P（IntellectualProperty）核的設(shè)計(jì)，允許在芯片設(shè)計(jì)過程中復(fù)用已經(jīng)經(jīng)過驗(yàn)證的高性能的IP核，從而提高了設(shè)計(jì)效率，縮短設(shè)計(jì)周期。2.SoC的特點(diǎn)及IP核復(fù)用技術(shù)自1947年晶體管誕生以來，微電子技術(shù)在迄今為止的六十年時(shí)間里得到了飛速的發(fā)展。Moore定律指出，特征尺寸平均每三年縮小2倍，集成度平均每三年增加四倍、芯片尺寸每年提高12%。集成電路芯片在規(guī)模上經(jīng)歷了小規(guī)模SSI、中規(guī)模MSI、大規(guī)模LSI、超大規(guī)模VLSI之后，進(jìn)入了超大規(guī)模GSI階段，集成電路工藝技術(shù)發(fā)展趨勢(shì)如表1所示。這使得將整個(gè)復(fù)雜系統(tǒng)集成到一個(gè)芯片，即SoC成

3、為可能。表1集成電路工藝技術(shù)發(fā)展趨勢(shì)[1]年份199920022005200820112014特征尺寸（μm）0.180.130.100.070.050.035集成規(guī)模120M330M880M2.5G7.1G19.9GSoC被認(rèn)為是一種復(fù)雜的集成電路，將終端產(chǎn)品的主要功能單元完全集成在單個(gè)芯片或芯片組中。通常，SoC包括一個(gè)可編程處理器、片上存儲(chǔ)器和由硬件實(shí)現(xiàn)的加速功能單元。另外SoC作為一個(gè)系統(tǒng)需要直接與外部世界打交道，因而還包括模擬部件以及數(shù)?；旌喜考?，在未來還可能會(huì)將光/微電子機(jī)械系統(tǒng)部件集成在一起。SoC設(shè)計(jì)的三大支撐技術(shù)包括軟硬件協(xié)同設(shè)

4、計(jì)技術(shù)、IP設(shè)計(jì)和復(fù)用技術(shù)、超深亞微米（VDSM）設(shè)計(jì)技術(shù)等。SoC實(shí)現(xiàn)的是軟硬件集成的系統(tǒng)，需要建立軟硬件協(xié)同設(shè)計(jì)理論和方法；而IP是SoC中最重要的概念之一，SoC的很多特點(diǎn)是通過IP設(shè)計(jì)和IP服用來表現(xiàn)和實(shí)現(xiàn)的。2.1SoC的特點(diǎn)從廣義上講，SoC可將信息獲取、信息處理、信息存儲(chǔ)、交換甚至執(zhí)行的功能集成在一起；在狹義上，SoC則主要將具有信息處理、存儲(chǔ)和交換等功能。SoC結(jié)構(gòu)如圖1所示。[2]SoC具有如下特征：?含實(shí)現(xiàn)復(fù)雜功能的超大規(guī)模集成電路（VLSI）；?使用了微處理器MPU、微控制器MCU及數(shù)字信號(hào)處理器DSP；-1-http://

5、www.paper.edu.cn?采用IP核進(jìn)行設(shè)計(jì)；?采用超深亞微米（VDSM）技術(shù)實(shí)現(xiàn)；?具有可從外部對(duì)芯片進(jìn)行編程的功能。圖1SoC結(jié)構(gòu)示意圖2.2IP核復(fù)用技術(shù)所謂IP是指知識(shí)產(chǎn)權(quán)。美國(guó)Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)中的IP定義為用于ASIC（ApplicationSpecificIntegratedCircuits）、ASSP（ApplicationSpecificStandardProduct）等器件中，并且是預(yù)先設(shè)計(jì)好的電路功能模塊。IP核是指已經(jīng)設(shè)計(jì)好的并經(jīng)過實(shí)際驗(yàn)證的具有特定功能的性能優(yōu)化的一些電路功能模塊。一般包含三層

6、次的含義：首先，IP核是設(shè)計(jì)好的功能模塊，購買一個(gè)IP核所得到的只是一些設(shè)計(jì)數(shù)據(jù)，而不是實(shí)際芯片；其次，為了確保IP核的性能可靠，要求IP核必需經(jīng)過實(shí)際驗(yàn)證，最好是IP核在設(shè)計(jì)中已被成功使用；最后，IP核必需經(jīng)過性能優(yōu)化，只有性能優(yōu)異的IP核，才能夠吸引購買力。IP復(fù)用，是指對(duì)系統(tǒng)中的某些模塊直接使用已有的IP來實(shí)現(xiàn)，不必設(shè)計(jì)所有模塊。采用IP核進(jìn)行系統(tǒng)設(shè)計(jì)，可以大大縮短產(chǎn)品設(shè)計(jì)時(shí)間，減小設(shè)計(jì)風(fēng)險(xiǎn)。2.2.1IP核的分類IP核分為軟核（SoftCores）、硬核（HardCores）和固核（FirmCores）三種。軟核為[3]能綜合的HDL描述

7、，硬核為芯片版圖，固核為門級(jí)HDL描述。軟核是指以可綜合的RTL級(jí)描述提交的核。軟核不依賴于最終的實(shí)現(xiàn)工藝，因此具有很大的靈活性。使用者可以非常方便地將其映射到自己所使用的工藝上，可復(fù)用性最高。此外，軟核的使用者完全擁有源代碼，使用者可以通過修改源代碼，并對(duì)源代碼進(jìn)行優(yōu)化生成自己的軟核。但由于軟核所提供的是RTL級(jí)描述，而用戶將其嵌入到自己的設(shè)計(jì)中，必須對(duì)從RTL到版圖的轉(zhuǎn)換全過程負(fù)責(zé)，從而使得設(shè)計(jì)的復(fù)雜性大大增加；同時(shí)核的性能在這種轉(zhuǎn)換過程中也難以得到保證。硬核是指以電路版圖形式提交的核。因此，其總是與特定的實(shí)現(xiàn)工藝相關(guān)，而且核的形狀、大小以及

8、核的端口的位置固定。所以靈活性最小，可復(fù)用性最低；但正是由于硬核具有-2-http://www.paper.edu.cn不可更改性，使得