資源描述:
《FPGA時序約束方法》由會員上傳分享,免費在線閱讀,更多相關內容在行業(yè)資料-天天文庫。
1、FPGA時序約束方法課程安排?時序約束的目的?時序約束的內容?XilinxFPGA時序約束方法?AlteraFPGA時序約束方法?時序約束的原則2課程安排?時序約束的目的?時序約束的內容?XilinxFPGA時序約束方法?AlteraFPGA時序約束方法?時序約束的原則3時序約束?規(guī)范設計的時序行為,表達設計者期望滿足的時序條件,指導綜合、布局布線-過緊的時序約束會延長編譯時間-不合理的約束可能會使工具停止工作-利用時序分析報告來判斷約束是否可行?在設計實現(xiàn)后,查看布局布線后靜態(tài)時序報告判斷是否達到預定的性能目標-如果
2、約束未滿足,利用時序報告確定原因4為何要進行時序約束??設計工具不能自動實現(xiàn)獲得最佳速度的布局和布線方式,因此需要用戶設定性能目標,讓工具去實現(xiàn)?用戶設定的性能目標由時序約束體現(xiàn)-時序約束提高設計性能的途徑是將邏輯盡可能放的近,從而使用盡可能短的布線資源5什么情況需要做時序約束?當設計僅有一個時鐘信號,且頻率低于50MHz,邏輯電路簡單(7級以下),不需要對設計進行時序約束。?當設計超過50MHz,或者設計較為復雜時,需要進行時序約束。6約束的基本作用?提高設計的工作頻率?通過附加約束可以控制邏輯的綜合、映射、布局和布
3、線,以減小邏輯和布線延時,從而提高工作頻率。?獲得正確的時序分析報告?FPGA設計平臺包含靜態(tài)時序分析工具,可以獲得映射或布局布線后的時序分析報告,從而對設計的性能做出評估。?靜態(tài)時序分析工具以約束作為判斷時序是否滿足設計要求的標準。?指定FPGA引腳位置與電氣標準?FPGA的可編程特性使電路板設計加工和FPGA設計可以同時進行,而不必等FPGA引腳位置完全確定,從而節(jié)省了系統(tǒng)開發(fā)時間。?通過約束還可以指定I/O引腳所支持的接口標準和其他電氣特性。7時序約束對FPGA設計影響?EDA工具不會試圖尋找達到最快速度的Pla
4、ce&Route結果?施加時序約束后,implementation工具才會嘗試滿足性能期望?你對設計性能的期望是通過設計時序約束傳遞給EDA工具的?讓相關邏輯盡量靠近,從而減小布線延遲。通過這個方法,時序約束試圖滿足你的性能要求8時序約束的影響?Withoutglobaltimingconstraints?Withglobaltimingconstraints?Logictendstobegroupedto?Alltimingpathsareevaluatedimproveinternaltimingatthe?I/O
5、pathsareimproved(CLBsexpenseofI/OtimingareplaceclosertoI/Opins)用時序約束定義時序的目標?時序約束定義時序目標?Over-constrain需要額外的布局布線時間?嘗試盡量使用時序約束,即使在時序要求在中等情況下?非現(xiàn)實的時序約束將會使工具停下來?綜合工具的timingreport和Post-MapStaticTimingReport包含性能估計?都告訴了約束是否符合現(xiàn)實?在工具完成流程后,需要審核Post-Place&RouteStaticTimingRe
6、portto來確定目標是否滿足?如果時序不滿足,根據TimingReport找到原因10課程安排?時序約束的目的?時序約束的內容?XilinxFPGA時序約束方法?AlteraFPGA時序約束方法?時序約束的原則11時序約束的內容?時鐘定義:包含所有的時鐘?輸入路徑延遲?輸出路徑延遲?多周期路徑?異步電路中的虛假路徑12時鐘定義?時鐘周期?Clocklatency&uncertainty13輸入路徑延遲?NeedtospecifytimingrelationshipfromASSPtoFPGAtoguaranteese
7、tup/holdinFPGATcorepresentstotalclock-to-outputtimeofASSP(i.e.dASSPFPGA/CPLDatasheetspec)reg1Treg2PRECOTdata_PCBTdataintPREDQDQC*TLclk2intCLRCLRTsu/ThTclk1Tclk2extOSC*Representsdelayduetocapacitiveloading14輸出路徑延遲?NeedtospecifytimingrelationshipfromFPGAtoASSPtogu
8、aranteeclock-to-outputtimesinFPGAFPGA/CPLDASSPreg1reg2PRETdataintTdata_PCBPREDQDQTC*clk1intLT/TCLRCLRsuhTCOTsu/Threpresenttotalsetup/holdtimTclk1(ext)Tclk2eofASSP(i.e