資源描述：
《電工電子技術(shù)教學(xué)課件作者謝國民11.ppt》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、第11章組合邏輯電路11.1概述11.2組合邏輯電路的分析和設(shè)計11.3常用的集成組合邏輯電路11.4組合邏輯電路中的競爭一冒險現(xiàn)象返回１１.１ 概 述數(shù)字電路根據(jù)邏輯功能的不同特點,可以分成兩大類,一類叫組合邏輯電路(簡稱組合電路),另一類叫時序邏輯電路(簡稱時序電路).組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入,與電路原來的狀態(tài)無關(guān).因此,組合邏輯電路中沒有存儲元件,門電路是組合邏輯電路中的基本元件.時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決于當(dāng)時的輸入,而且還與電路原來的狀態(tài)有關(guān),即時序
2、邏輯電路具有“記憶”功能.因此,時序邏輯電路中一定要有存儲元件,存儲器是時序邏輯電路的基本元件.組合邏輯電路可用圖１１-１所示的框圖表示,它可以有一個或多個輸入端,也可以有一個或多個輸出端.圖中A１、A２、……、An表示輸入變量,Y１、Y２、……、Ym表示輸出變量.下一頁返回１１.１ 概 述輸出與輸入之間的邏輯關(guān)系可以用邏輯函數(shù)表示上一頁返回１１.２ 組合邏輯電路的分析和設(shè)計１１.２.１ 組合邏輯電路的分析所謂組合邏輯電路的分析,就是已知組合邏輯電路,通過分析得到該電路的邏輯功能.分析組合邏輯電路的步驟大致如下:已知邏輯圖→寫邏輯
3、式→運用邏輯代數(shù)化簡或變換→列邏輯狀態(tài)表→分析邏輯功能.１１.２.２ 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計就是根據(jù)給出的實際邏輯問題,求出實現(xiàn)該邏輯功能的最簡單的邏輯電路.所謂“最簡”,是指電路所用的邏輯器件數(shù)目最少、種類最少,而且器件之間的連線也最少.組合邏輯電路的設(shè)計步驟大致如下:已知邏輯要求→列邏輯狀態(tài)表→寫邏輯式→運用邏輯代數(shù)化簡或變換→畫邏輯圖.上一頁返回１１.３ 常用的集成組合邏輯電路１１.３.１ 編碼器在數(shù)字系統(tǒng)中,所謂編碼,是將字母、數(shù)字、符號等信息編成一組二進(jìn)制代碼的過程.編碼器就是實現(xiàn)編碼操作的電路,它廣泛應(yīng)用于
4、鍵盤電路.下面介紹三種編碼器.１?二進(jìn)制編碼器二進(jìn)制編碼器是將各輸入信號編成對應(yīng)的二進(jìn)制代碼的電路.例如,要求將I０、I１、I２、I３、I４、I５、I６、I７八個輸入信號編成對應(yīng)的二進(jìn)制代碼而輸出,其編碼過程如下.１)確定二進(jìn)制代碼的位數(shù)因為輸入有８個信號,即N＝８,根據(jù)２n≥N的關(guān)系可知n＝３,即編碼器輸出為三位二進(jìn)制代碼,用Y２、Y１、Y０表示.這種編碼器通常稱為８/３線編碼器.下一頁返回１１.３ 常用的集成組合邏輯電路２)列編碼表由于編碼器每次只能對一個信號編碼,８個輸入信號互相排斥,不允許兩個或兩個以上的輸入信號為１,因此,
5、可用簡化的邏輯狀態(tài)表(即編碼表)表示待編碼的輸入信號和對應(yīng)的二進(jìn)制輸出代碼的邏輯關(guān)系.用三位二進(jìn)制代碼表示八個信號的方案很多,各種編碼方案都有自己的規(guī)律和特點,表１１-４所列的是其中的一種.３)由編碼表寫出邏輯式上一頁下一頁返回１１.３ 常用的集成組合邏輯電路４)由邏輯式畫出邏輯圖邏輯圖如圖１１-６所示.例如,當(dāng)I１＝１,其余為０時,則輸出為００１;當(dāng)I６＝１,其余為０時,則輸出為１１０.二進(jìn)制代碼００１和１１０分別表示輸入信號I１和I６.當(dāng)I１~I７均為０時,輸出為０００,即表示I０.２.二十進(jìn)制編碼器將十進(jìn)制數(shù)０~９編成二進(jìn)制代
6、碼的電路,稱為二十進(jìn)制編碼器.這種編碼器輸入的是０~９十個數(shù)碼,輸出的是一組二進(jìn)制代碼,即二十進(jìn)制碼,簡稱BCD碼.１)確定二進(jìn)制代碼的位數(shù)因為輸入有１０個數(shù)碼,即N＝１０,根據(jù)２n≥N的關(guān)系可知n＝４,即編碼器輸出為四位二進(jìn)制代碼.上一頁下一頁返回１１.３ 常用的集成組合邏輯電路２)列編碼表四位二進(jìn)制代碼共有１６種狀態(tài),其中任何１０種狀態(tài)都可表示０~９十個數(shù)碼,方案很多.最常用的是８４２１編碼方式,就是在四位二進(jìn)制代碼的１６種狀態(tài)中取出前面１０種狀態(tài),表示０~９十個數(shù)碼,后面６種狀態(tài)去掉,見表１１-５.二進(jìn)制代碼各位的１所代表的十
7、進(jìn)制數(shù)從高位到低位依次是８、４、２、１,稱之為“權(quán)”,而后把每個數(shù)碼乘以各位的“權(quán)”,相加,即得出該二進(jìn)制代碼所表示的一位十進(jìn)制數(shù).３)由編碼表寫出邏輯式上一頁下一頁返回１１.３ 常用的集成組合邏輯電路４)由邏輯式畫出邏輯圖(圖１１-７)計算機的鍵盤輸入電路就是由編碼器組成的.圖１１-７是有１０個按鍵的８４２１碼編碼器的邏輯圖.按下某個按鍵,輸入相應(yīng)的一個十進(jìn)制數(shù)碼.３.優(yōu)先編碼器上述編碼器每次只允許一個輸入端上有信號,而優(yōu)先編碼器允許同時輸入兩個以上的編碼信號,編碼器給所有的輸入信號規(guī)定了優(yōu)先順序,當(dāng)多個輸入信號同時出現(xiàn)時,只對其
8、中優(yōu)先級最高的一個進(jìn)行編碼.上一頁下一頁返回１１.３ 常用的集成組合邏輯電路１１.３.２ 譯碼器譯碼是編碼的反過程.編碼是將某種信號或十進(jìn)制的１０個數(shù)碼(輸入)編成二進(jìn)制代碼輸出.譯碼是將二進(jìn)制代碼(輸入)按其編碼時的原意譯成對應(yīng)的信
