資源描述:
《實驗十一集成計數(shù)應(yīng)用》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、實驗十一集成計數(shù)應(yīng)用一、實驗?zāi)康?.掌握計數(shù)器的基本原理。2.學(xué)習(xí)集成計數(shù)器的應(yīng)用。二、實驗用元器件計數(shù)器:74LS161×2,74LS390×2,CD4516×2四2輸入與非門74LS00×1四2輸入或門74LS32×1計數(shù)器是一種中規(guī)模集成電路,其種類有很多。如果按照觸發(fā)器翻轉(zhuǎn)的次序分類,可分為同步計數(shù)器和異步計數(shù)器兩種;如果按照計數(shù)數(shù)字的增減可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器三種;如果按照計數(shù)器進(jìn)位規(guī)律又可分為二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器、可編程N進(jìn)制計數(shù)器等多種。1.4位二進(jìn)制同步計數(shù)器74LS16
2、1該計數(shù)器外加適當(dāng)?shù)姆答侂娐房梢詷?gòu)成十六進(jìn)制以內(nèi)的任意進(jìn)制計數(shù)器。圖11-1中是預(yù)置數(shù)控制端,D、C、B、A是預(yù)置數(shù)據(jù)輸入端,是清零端,EP、ET是計數(shù)器使能控制端,RCO是進(jìn)位信號輸出端,它的主要功能有:圖11-1 74161芯片引腳圖①異步清零功能 若=0,則輸出QDQCQBQA=0000,與其它輸入信號無關(guān),也不需要CP脈沖的配合,所以稱為“異步清零”。②同步并行置數(shù)功能在=1,且=0的條件下,當(dāng)CP上升沿到來后,觸發(fā)器QDQCQBQA同時接收D、C、B、A輸入端的并行數(shù)據(jù)。由于數(shù)據(jù)進(jìn)入計數(shù)器需要CP脈沖
3、的作用,所以稱為“同步置數(shù)”,由于4個觸發(fā)器同時置入,又稱為“并行”。③進(jìn)位輸出RCO在=1、=1、EP=1、ET=1的條件下,當(dāng)計數(shù)器計數(shù)到1111時進(jìn)位RC0=1,其余時候RC0=0。④保持功能在=1,=1的條件下,EP、ET兩個使能端只要有一個低電平,計數(shù)器將處于數(shù)據(jù)保持狀態(tài),與CP及D、C、B、A輸入無關(guān),EP、ET區(qū)別為ET=0時進(jìn)位輸出RC0=0,而EP=0時RC0不變。注意保持功能優(yōu)先級低于置數(shù)功能。⑤計數(shù)功能在=1、=1、EP=1、ET=1的條件下,計數(shù)器對CP端輸入脈沖進(jìn)行計數(shù),計數(shù)方式為二進(jìn)
4、制加法,狀態(tài)變化在QDQCQBQA=0000~1111間循環(huán)。74LS161的功能表詳見表11-l所示。表11-174LS161的功能表清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸出EPETCPDCBAQDQCQBQA01111×0111××××0××011×↑××↑××××DCBA××××××××××××0000DCBA保持保持計數(shù)通過對74LS161外加適當(dāng)?shù)姆答侂娐窐?gòu)成十六進(jìn)制以內(nèi)的各種計數(shù)器。用反饋的方法構(gòu)成其它進(jìn)制計數(shù)器一般有兩種形式,即反饋清零法和反饋置數(shù)法。以構(gòu)成十進(jìn)制計數(shù)器為例,十進(jìn)制計數(shù)器計數(shù)范圍是0000~1
5、001,計數(shù)到1001后下一個狀態(tài)為0000。①反饋清零法是利用清除端構(gòu)成,即:當(dāng)QDQCQBQA=1010(十進(jìn)制數(shù)10)時,通過反饋線強制計數(shù)器清零,如圖11-2(a)所示。由于該電路會出現(xiàn)瞬間1010狀態(tài),會引起譯碼電路的誤動作,因此很少被采用。②反饋置數(shù)法是利用預(yù)置數(shù)端構(gòu)成,把計數(shù)器輸入端ABCD全部接地,當(dāng)計數(shù)器計到1001(十進(jìn)制數(shù)9)時,利用QDQA反饋使預(yù)置端=0,則當(dāng)?shù)谑畟€CP到來時,計數(shù)器輸出端等于輸入端電平,即:QD=QC=QB=QA=0,這樣可以克服反饋清零法的缺點,如圖11-2(b)所
6、示。反饋清零(a)反饋置數(shù)(b)圖11-2用74161構(gòu)成十進(jìn)制計數(shù)器多片計數(shù)器通過級聯(lián)構(gòu)成多位計數(shù)器。級聯(lián)可分串行進(jìn)位和并行進(jìn)位兩種。①二位十進(jìn)制串行進(jìn)位計數(shù)器的級聯(lián)電路如圖5-3所示,其缺點是速度較慢。圖11-3串行進(jìn)位式2位10進(jìn)制計數(shù)器②二位十進(jìn)制并行進(jìn)位(也稱超前進(jìn)位)計數(shù)器的級聯(lián)電路如圖11-4所示,后者的進(jìn)位速度比前者大大提高。圖11-4并行進(jìn)位式2位10進(jìn)制計數(shù)器1.二進(jìn)制可逆計數(shù)器CD4516CD4516是異步可預(yù)置四位計數(shù)器,其引腳圖如圖11-5所示。其功能見表11-2。圖11-5 CD45
7、16引腳圖表11-2 CD4516功能表CPLDRDQDQCQBQA×××HL××××H×H×LL↑LHLL↑LLLLD CBALLLL保持加法計數(shù)器減法計數(shù)器①CP為計數(shù)器時鐘輸入,上升沿觸發(fā)。②LD為異步數(shù)據(jù)預(yù)置控制端,當(dāng)LD高電平時,D0~D3上的數(shù)據(jù)置入計數(shù)器中。③為計數(shù)控制端,控制計數(shù)器的計數(shù)操作,=0時,允許計數(shù),=1時,保持。④為加/減計數(shù)控制端,為高電平時,在CP時鐘上升沿計數(shù)器加1計數(shù);反之,在CP時鐘上升沿減1計數(shù)。⑤RD為異步清零端,RD為高電平時,計數(shù)器清零。⑥為進(jìn)位/借位輸出,在減法計
8、數(shù)時,當(dāng)Q0~Q3輸出“0000”時為低電平;在加法計數(shù)時,當(dāng)Q0~Q3輸出“1111”時為低電平,其余輸出高電平,=0時始終=1。1.雙二-五-十進(jìn)制加法計數(shù)器74390,其引腳圖如圖8-12。①每個集成塊中由2組計數(shù)器,每組計數(shù)器由兩個計數(shù)器組成,共有4個計數(shù)器。圖 8-12 74390引腳圖②每組計數(shù)器內(nèi)有1個一位二進(jìn)制計數(shù)器和1個五進(jìn)制計數(shù)器,它們可以單獨計數(shù),但清零時同時清零