實(shí)驗(yàn)五集成計(jì)數(shù)應(yīng)用

《實(shí)驗(yàn)五集成計(jì)數(shù)應(yīng)用》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、-27-實(shí)驗(yàn)五集成計(jì)數(shù)應(yīng)用實(shí)驗(yàn)五集成計(jì)數(shù)應(yīng)用一、實(shí)驗(yàn)?zāi)康?.掌握計(jì)數(shù)器的基本原理。2.學(xué)習(xí)集成計(jì)數(shù)器的應(yīng)用。二、實(shí)驗(yàn)用元器件計(jì)數(shù)器：74LS161×2，74LS390×2，CD4516×2四2輸入與非門(mén)74LS00×1四2輸入或門(mén)74LS32×1計(jì)數(shù)器是一種中規(guī)模集成電路，其種類(lèi)有很多。如果按照觸發(fā)器翻轉(zhuǎn)的次序分類(lèi)，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器兩種；如果按照計(jì)數(shù)數(shù)字的增減可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器三種；如果按照計(jì)數(shù)器進(jìn)位規(guī)律又可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、可編程N(yùn)進(jìn)制計(jì)數(shù)器等多種。1.4位二進(jìn)制同步計(jì)數(shù)器74LS161該計(jì)數(shù)器外加適當(dāng)

2、的反饋電路可以構(gòu)成十六進(jìn)制以?xún)?nèi)的任意進(jìn)制計(jì)數(shù)器。圖5－1中是預(yù)置數(shù)控制端，D、C、B、A是預(yù)置數(shù)據(jù)輸入端，是清零端，EP、ET是計(jì)數(shù)器使能控制端，RCO是進(jìn)位信號(hào)輸出端，它的主要功能有：圖5－1　74161芯片引腳圖①異步清零功能　若=0，則輸出ＱDＱCＱBＱA=0000，與其它輸入信號(hào)無(wú)關(guān)，也不需要CP脈沖的配合，所以稱(chēng)為“異步清零”。②同步并行置數(shù)功能在=1，且=0的條件下，當(dāng)CP上升沿到來(lái)后，觸發(fā)器ＱDＱCＱBＱA同時(shí)接收D、C、B、A輸入端的并行數(shù)據(jù)。由于數(shù)據(jù)進(jìn)入計(jì)數(shù)器需要CP脈沖的作用，所以稱(chēng)為“-27-實(shí)驗(yàn)五集成計(jì)數(shù)應(yīng)用同步置數(shù)”，由于4個(gè)

3、觸發(fā)器同時(shí)置入，又稱(chēng)為“并行”。③進(jìn)位輸出RCO在=1、=1、EP=1、ET=1的條件下，當(dāng)計(jì)數(shù)器計(jì)數(shù)到1111時(shí)RC0=1，其余時(shí)候RC0=0。④保持功能在=1，=1的條件下，EP、ET兩個(gè)使能端只要有一個(gè)低電平，計(jì)數(shù)器將處于數(shù)據(jù)保持狀態(tài)，與CP及D、C、B、A輸入無(wú)關(guān)，EP、ET區(qū)別為ET=0時(shí)進(jìn)位輸出RC0＝0，而EP=0時(shí)RC0不變。注意保持功能優(yōu)先級(jí)低于置數(shù)功能。⑤計(jì)數(shù)功能在=1、=1、EP=1、ET=1的條件下，計(jì)數(shù)器對(duì)CP端輸入脈沖進(jìn)行計(jì)數(shù)，計(jì)數(shù)方式為二進(jìn)制加法，狀態(tài)變化在ＱDＱCＱBＱA=0000～1111間循環(huán)。74LS161的功能表

4、詳見(jiàn)表5－l所示。表5－174LS161的功能表清零預(yù)置使能時(shí)鐘預(yù)置數(shù)據(jù)輸出EPETCPDCBAQDQCQBQA01111×0111××××0××011×↑××↑××××DCBA××××××××××××0000DCBA保持保持計(jì)數(shù)通過(guò)對(duì)74LS161外加適當(dāng)?shù)姆答侂娐窐?gòu)成十六進(jìn)制以?xún)?nèi)的各種計(jì)數(shù)器。用反饋的方法構(gòu)成其它進(jìn)制計(jì)數(shù)器一般有兩種形式，即反饋清零法和反饋置數(shù)法。以構(gòu)成十進(jìn)制計(jì)數(shù)器為例，十進(jìn)制計(jì)數(shù)器計(jì)數(shù)范圍是0000~1001，計(jì)數(shù)到1001后下一個(gè)狀態(tài)為0000。①反饋清零法是利用清除端構(gòu)成，即：當(dāng)QDQCQBQA=1010（十進(jìn)制數(shù)10）時(shí)，通

5、過(guò)反饋線強(qiáng)制計(jì)數(shù)器清零，如圖5－2(a)所示。由于該電路會(huì)出現(xiàn)瞬間1010狀態(tài)，會(huì)引起譯碼電路的誤動(dòng)作，因此很少被采用。②反饋置數(shù)法是利用預(yù)置數(shù)端構(gòu)成，把計(jì)數(shù)器輸入端ABCD-27-實(shí)驗(yàn)五集成計(jì)數(shù)應(yīng)用全部接地，當(dāng)計(jì)數(shù)器計(jì)到1001（十進(jìn)制數(shù)9）時(shí)，利用QDQA反饋使預(yù)置端=0，則當(dāng)?shù)谑畟€(gè)CP到來(lái)時(shí)，計(jì)數(shù)器輸出端等于輸入端電平，即：QD=QC=QB=QA=0，這樣可以克服反饋清零法的缺點(diǎn)，如圖5－2(b)所示。反饋清零(a)反饋置數(shù)(b)圖5－2用74161構(gòu)成十進(jìn)制計(jì)數(shù)器多片計(jì)數(shù)器通過(guò)級(jí)聯(lián)構(gòu)成多位計(jì)數(shù)器。級(jí)聯(lián)可分串行進(jìn)位和并行進(jìn)位兩種。①二位十進(jìn)制串行

6、進(jìn)位計(jì)數(shù)器的級(jí)聯(lián)電路如圖５－3所示，其缺點(diǎn)是速度較慢。圖5－3串行進(jìn)位式2位10進(jìn)制計(jì)數(shù)器②二位十進(jìn)制并行進(jìn)位（也稱(chēng)超前進(jìn)位）計(jì)數(shù)器的級(jí)聯(lián)電路如圖5－4所示，后者的進(jìn)位速度比前者大大提高。-27-實(shí)驗(yàn)五集成計(jì)數(shù)應(yīng)用圖5－4并行進(jìn)位式2位10進(jìn)制計(jì)數(shù)器1.二進(jìn)制可逆計(jì)數(shù)器CD4516CD4516是異步可預(yù)置四位計(jì)數(shù)器，其引腳圖如圖5－5所示。其功能見(jiàn)表5－2。圖5－5　CD4516引腳圖表5－2　CD4516功能表CPLDRDQDQCQBQA×××HL××××H×H×LL↑LHLL↑LLLLABCDLLLL保持加法計(jì)數(shù)器減法計(jì)數(shù)器①CP為計(jì)數(shù)器時(shí)鐘輸入，

7、上升沿觸發(fā)。②LD為異步數(shù)據(jù)預(yù)置控制端，當(dāng)LD高電平時(shí)，D0~D3上的數(shù)據(jù)置入計(jì)數(shù)器中。③為計(jì)數(shù)控制端，控制計(jì)數(shù)器的計(jì)數(shù)操作，=0時(shí)，允許計(jì)數(shù)，=1時(shí)，保持。-27-實(shí)驗(yàn)五集成計(jì)數(shù)應(yīng)用④為加/減計(jì)數(shù)控制端，為高電平時(shí)，在CP時(shí)鐘上升沿計(jì)數(shù)器加1計(jì)數(shù)；反之，在CP時(shí)鐘上升沿減1計(jì)數(shù)。⑤RD為異步清零端，RD為高電平時(shí)，計(jì)數(shù)器清零。⑥為進(jìn)位/借位輸出，在減法計(jì)數(shù)時(shí)，當(dāng)Q0～Q3輸出“0000”時(shí)為低電平；在加法計(jì)數(shù)時(shí)，當(dāng)Q0～Q3輸出“1111”時(shí)為低電平，其余輸出高電平，=0時(shí)始終=1。1.雙二-五-十進(jìn)制加法計(jì)數(shù)器74390，其引腳圖如圖8－12。①每

8、個(gè)集成塊中由2組計(jì)數(shù)器，每組計(jì)數(shù)器由兩個(gè)計(jì)數(shù)器組成，共有4個(gè)計(jì)數(shù)器。圖　8-12　74390引