數(shù)字電子技術(shù)-學(xué)習(xí)指南

《數(shù)字電子技術(shù)-學(xué)習(xí)指南》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫。

1、數(shù)字電子技術(shù)-學(xué)習(xí)指南一、單項(xiàng)選擇題1．(195)H表示（）。(a)二進(jìn)制數(shù)(b)十進(jìn)制數(shù)(c)八進(jìn)制數(shù)(d)十六進(jìn)制數(shù)2．在TTL門電路中，能實(shí)現(xiàn)“線與”的門電路是（）(a)與非門(b)集電極開路門(c)或非門(d)或非門3．用不同數(shù)制的數(shù)字來表示2007，位數(shù)最少的是。(a)十六進(jìn)制數(shù)(b)十進(jìn)制數(shù)(c)八進(jìn)制數(shù)(d)二進(jìn)制數(shù)4．十進(jìn)制數(shù)36轉(zhuǎn)換為十六進(jìn)制數(shù)，結(jié)果為。（a）26（b）24（c）22（d）205．8421BCD碼10000111表示的十進(jìn)制數(shù)是。（a）131（b）103（c）87（d）136．A/

2、D轉(zhuǎn)換輸出的二進(jìn)制代碼位數(shù)越多，其轉(zhuǎn)換精度（）(a)越高(b)越低(c)不變(d)無法確定7．下列邏輯表示式正確的是（）(a)(b)(c)(d)8.下列電路中，屬于時序邏輯電路的是().(a)數(shù)據(jù)選擇器(b)編碼器(c)計數(shù)器(d)譯碼器9.由8位寄存器組成的扭環(huán)移位寄存器可以構(gòu)成進(jìn)制計數(shù)器。(a)4(b)8(c)16(d)無法確定10.555集成定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，其暫態(tài)時間tW≈________。(a)0.7RC(b)RC(c)1.1RC(d)1.4RC11．十進(jìn)制數(shù)24轉(zhuǎn)換為二進(jìn)制數(shù)，結(jié)果為。（a）10

3、100（b）10010（c）01100（d）1100012．()D，。（a）275(b)629(c)2750(d)220013．三態(tài)門的第三態(tài)是。（a）低電平（b）高電平（c）高阻（d）任意電平14．具有8個觸發(fā)器的二進(jìn)制異步計數(shù)器最多可能有種狀態(tài)。（a）8（b）128（c）256（d）51215．“或非”邏輯運(yùn)算結(jié)果為“0”的條件是該或項(xiàng)的變量。（a）全部輸入“0”（b）全部輸入“1”（c）任一個輸入“0”（d）任一個輸入“1”16．當(dāng)TTL門電路輸入端對地接電阻R=10k時，相當(dāng)于此端。(a)接邏輯“1”(b)

4、接邏輯“0”(c)接0.4V電壓(d)邏輯不定17．若干個三態(tài)邏輯門的輸出端連接在一起，能實(shí)現(xiàn)的邏輯功能是。(a)線與(b)無法確定(c)數(shù)據(jù)驅(qū)動(d)分時傳送數(shù)據(jù)18．一個3輸入表決電路，只有3個輸入都為0，輸出才為1，則該電路的邏輯關(guān)系是。(a)與(b)或(c)或非(d)與非19．如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位(LSB)發(fā)生變化，應(yīng)選用位ADC。(a)6(b)8(c)10(d)1220.要獲得32K×8RAM，需用用4K×4的RAM片。21．195

5、表示。(a)二進(jìn)制數(shù)(b)十進(jìn)制數(shù)(c)八進(jìn)制數(shù)(d)十六進(jìn)制數(shù)22．十進(jìn)制數(shù)24轉(zhuǎn)換為二進(jìn)制數(shù)，結(jié)果為。(a)10100(b)11000(c)01100（d）1001023.十進(jìn)制數(shù)89對應(yīng)的8421BCD碼為。(a)00100100(b)00011000(c)10001001(d)0010100024.十進(jìn)制數(shù)36轉(zhuǎn)換為十六進(jìn)制數(shù)，結(jié)果為。(a)26(b)24(c)22(d)2025．若將一個正弦波電壓信號轉(zhuǎn)換成同頻率的矩形波，應(yīng)采用。（a）計數(shù)器（b）多諧振蕩器（c）單穩(wěn)態(tài)觸發(fā)器（d）施密特觸發(fā)器26．A/D

6、轉(zhuǎn)換輸出的二進(jìn)制代碼位數(shù)越多，其轉(zhuǎn)換精度。(a)越高(b)越低(c)不變(d)無法確定27．三態(tài)門的第三態(tài)是()。(a)低電平(b)高電平(c)高阻(d)以上都不是28．“或非”邏輯運(yùn)算結(jié)果為“0”的條件是該或項(xiàng)的變量()。(a)全部輸入“0”(b)全部輸入“1”(c)任一個輸入“0”(d)任一個輸入“1”29．兩個開關(guān)控制一盞燈，用A和B為1表示相應(yīng)開關(guān)為閉合狀態(tài)，如果只有兩個開關(guān)都閉合時燈才不亮，則該電路的邏輯關(guān)系為（）。(a)同或(b)或非(c)異或(d)與非30.如果，那么，=（）。（a）（b）（c）（d）

7、二、填空1．?dāng)?shù)制轉(zhuǎn)換（）D。2．已知邏輯函數(shù)的反函數(shù),則該函數(shù)。3．TTL與非門的開門電阻為。4．D觸發(fā)器的的特征方程為。5．已知邏輯函數(shù)，該函數(shù)的最小項(xiàng)表達(dá)式為。6.一片8位DAC的最小輸出電壓增量為0.02V，當(dāng)輸入為11001011時，輸出電壓UO為__________。7．組合電路的基本單元是，時序電路的基本單元是。8．輸出僅與電路的時序電路稱為Moore型電路。9.要擴(kuò)展成8K′8RAM，需用用512′4的RAM片。10．所謂組合邏輯電路是指：在任何時刻，邏輯電路的輸出狀態(tài)只取決于電路各的組合，而與電路無

8、關(guān)。11．最基本的三種邏輯運(yùn)算是、和。12．7的8421BCD碼是。13.D觸發(fā)器的的特征方程為。14．在兩個開關(guān)A和B控制一個電燈L的電路中，當(dāng)兩個開關(guān)都斷開時燈亮，則實(shí)現(xiàn)的邏輯函數(shù)式為。15．CMOS邏輯電路中，若VDD＝10V，則輸出低電平UOL為，輸出高電平UOH為。16.一片8位DAC的最小輸出電壓增量為0.02V，當(dāng)輸入為11001011時，輸出