電工電子基本邏輯運算.ppt

《電工電子基本邏輯運算.ppt》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、8.2基本邏輯運算8.3常用復合邏輯8.4集成邏輯門第8章基本邏輯運算及集成邏輯門一、基本邏輯運算設(shè)：開關(guān)閉合=“1”開關(guān)不閉合=“0”燈亮，L=1燈不亮，L=08.2基本邏輯運算與邏輯——只有當決定一件事情的條件全部具備之后，這件事情才會發(fā)生。1．與運算與邏輯表達式：AB燈L不閉合不閉合閉合閉合不閉合閉合不閉合閉合不亮不亮不亮亮0101BLA0011輸入0001輸出與邏輯真值表2．或運算或邏輯表達式：L＝A+B或邏輯——當決定一件事情的幾個條件中，只要有一個或一個以上條件具備，這件事情就發(fā)生。AB燈L不閉合不閉合閉

2、合閉合不閉合閉合不閉合閉合不亮亮亮亮0101BLA0011輸入0111輸出或邏輯真值表3．非運算非邏輯——某事情發(fā)生與否，僅取決于一個條件，而且是對該條件的否定。即條件具備時事情不發(fā)生；條件不具備時事情才發(fā)生。A燈L閉合不閉合不亮亮LA0110非邏輯真值表非邏輯表達式：8.3、常用復合邏輯2．或非——由或運算和非運算組合而成。1．與非——由與運算和非運算組合而成。0101BLA0011輸入1110輸出“與非”真值表0101BLA0011輸入1000輸出“或非”真值表3．“異或”和“同或”異或是一種二變量邏輯運算，當兩

3、個變量取值相同時，邏輯函數(shù)值為0；當兩個變量取值不同時，邏輯函數(shù)值為1。0101BLA0011輸入0110輸出“異或”真值表異或的邏輯表達式為：(1)兩變量的“異或邏輯”和“同或邏輯”互為反函數(shù)。BAL=A=+B兩變量的“異或邏輯”和“同或邏輯”互為反函數(shù)。圖2–11多變量的“異或”電路(2)多變量的“異或”及“同或”邏輯多變量的“異或”或“同或”運算，要利用兩變量的“異或門”或“同或門”來實現(xiàn)。圖2–12多變量的“同或”電路由圖2-11(a)得：由圖2-11(b)得：由圖2-12(a)得：由圖2-12(b)得：⊙

4、⊙(2)偶數(shù)個變量的“同或”，等于這偶數(shù)個變量的“異或”之非。如：A⊙B=A⊙B⊙C⊙D=奇數(shù)個變量的“同或”，等于這奇數(shù)個變量的“異或”。如：A⊙B⊙C=將0,1值代入多變量的異或式中可得出如下結(jié)論。(1)奇數(shù)個“1”相異或結(jié)果為1；偶數(shù)個1相異或結(jié)果為0。2.2.5邏輯運算的優(yōu)先級別邏輯運算的優(yōu)先級別決定了邏輯運算的先后順序。在求解邏輯函數(shù)時，應首先進行級別高的邏輯運算。各種邏輯運算的優(yōu)先級別，由高到低的排序如下：長非號是指非號下有多個變量的非號。2.2.6邏輯運算的完備性（略）2.2.7正負邏輯在數(shù)字系統(tǒng)

5、中，邏輯值是用邏輯電平表示的。若用邏輯高電平UH表示邏輯“真”，用邏輯低電平UL表示邏輯“假”，則稱為正邏輯；反之，則稱為負邏輯。表2-5電位關(guān)系與正、負邏輯同樣的方法可得到正與等于負或，正異或等于負同或。集成門電路的分類1.按內(nèi)部有源器件的不同分為：雙極型晶體管集成門電路：LSTTL、ECL、I2L單極型MOS集成門電路：CMOS、NMOS、PMOS、LDMOS、VDMOS……晶體管和MOS管集成門電路：BiCMOS2.按集成度分為：SSI（小規(guī)模IC）、MSI（中規(guī)模IC）、LSI（大規(guī)模IC）、VLSI（超大規(guī)

6、模IC）。2.3集成邏輯門2.3.1TTL與非門的基本結(jié)構(gòu)及工作原理1.電路基本結(jié)構(gòu)2．功能分析（1）輸入全為高電平3.6V時。T2、T3飽和導通，實現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時，輸出為低電平。由于T2飽和導通，VC2=1V。T4和二極管D都截止。由于T3飽和導通，輸出電壓為：VO=VCES3≈0.3V該發(fā)射結(jié)導通，VB1=1V。T2、T3都截止。（2）輸入有低電平0.3V時。實現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時，輸出為高電平。忽略流過RC2的電流，VB4≈VCC=5V。由于T4和D導通，所

7、以：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）綜合上述兩種情況，該電路滿足與非的邏輯功能，即：3主要參數(shù)（1)TTL與非門提高工作速度的原理a.采用多發(fā)射極三極管加快了存儲電荷的消散過程。b.采用了推拉式輸出級，輸出阻抗比較小，可迅速給負載電容充放電。（2)TTL與非門傳輸延遲時間tpd導通延遲時間tPHL——從輸入波形上升沿的中點到輸出波形下降沿的中點所經(jīng)歷的時間。一般TTL與非門傳輸延遲時間tpd的值為幾納秒～十幾個納秒。截止延遲時間tPLH——從輸入波形下降沿的中點到輸出波形上升沿的中點所經(jīng)

8、歷的時間。與非門的傳輸延遲時間tpd：（3）抗干擾能力1．電壓傳輸特性曲線：Vo=f（Vi）ABCDE（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。VOH的標準值是3V。（2）輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。V